通过配置组件级IP向导（CLIP向导）定义IP接口，而无需手动编辑声明XML文件。使用该向导创建或修改声明XML文件。CLIP向导还可用于检查CLIP使用的VHDL语法。根据要执行的操作，通过以下方式从FPGA终端属性对话框的组件级IP页打开CLIP向导。

  • 单击新建文件按钮生成新的CLIP接口。
  • 选择声明文件并单击更改文件按钮，修改现有的CLIP接口。
注： 如要使用该向导，用户本地计算机上必须安装所需的Xilinx编译工具。关于Xilinx编译工具支持的NI硬件的详细信息，见ni.com的技术支持文档。关于为LabVIEW安装Xilinx编译工具的说明，见Xilinx Compilation Tools Readme。

CLIP向导包含下列页面：

  1. 名称和源
  2. 实体、架构、FPGA系列和IP类型
  3. 类属
  4. 基础信号配置
  5. 附加时钟信号设置
  6. 附加时钟状态信号设置
  7. 附加数据信号设置
  8. XML导出

配置用于仿真的CLIP

通过向导指定CLIP的仿真模型，以导出包含CLIP的FPGA VI，该CLIP用于第三方仿真。如要创建包含CLIP的FPGA VI的仿真导出，必须在向导的名称和源页面定义CLIP综合文件的仿真动作。