集成第三方IP至FPGA VI有2种方法：组件级IP(CLIP)接口和IP集成节点。本主题对两种方法进行比较，以帮助用户判定适合自身的FPGA应用。

支持的IP文件类型

可使用使用下列方法定义的第三方IP：

  • VHDL
  • Verilog
  • 网表文件
  • Xilinx IP配置文件：(Xilinx ISE) .xco文件或(Xilinx Vivado) .xci文件。

关于CLIP接口和IP集成节点支持文件类型的详细信息，见CLIP接口和IP集成节点详细信息章节。

注： 如要层次性导入Verilog文件或较大的文件，首先需要编译该IP至网表文件。

Xilinx IP

Xilinx提供并维护Xilinx IP。LabVIEW使用IP集成节点整合Xilinx IP至FPGA VI。由于Xilinx可能不再支持早期版本的IP内核。NI仅能确保支持下列IP集成节点，即该节点的Xilinx IP配置文件是通过用户FPGA终端上Xilinx编译工具的当前版本创建的。关于Xilinx编译工具支持的NI硬件的详细信息，见ni.com的技术支持文档。

注： Xilinx为Xilinx IP提供许可证。在指定Xilinx IP的即时帮助窗口，可查看许可证信息。如要导入许可证，根据所用的FPGA终端将.lic文件放在下列默认目录下：
  • (Xilinx ISE) C:\NIFPGA\programs\XilinxY_Z\ISE\coregen\core_licenses，XilinxY_Z是FPGA终端的Xilinx编译工具（用于ISE）的当前版本。
  • (Xilinx Vivado) C:\NIFPGA\programs\VivadoA_B\data\ip\core_licenses，VivadoA_B是FPGA终端的Xilinx编译工具（用于Vivado）的当前版本。

(Xilinx ISE)NI将Xilinx IP生成器(coregen.exe)安装在LabVIEW.exe同一目录下。默认情况下，Xilinx IP生成器位于C:\NIFPGA\programs\XilinxY_Z\ISE\bin\nt目录。XilinxY_Z是FPGA终端使用的Xilinx编译工具(ISE)的当前版本。

如将Xilinx IP从一个FPGA终端移植至另一终端，或从某一版本的LabVIEW移植至另一版本，可能需要在新的终端上重新生成IP。

CLIP接口和IP集成节点详细信息

下表详细地比较了两种集成第三方IP的方法。

注： 顶层VHDL文件仅支持std_logic和std_logic_vector端口类型。