随着FPGA设计体积和复杂程度的增加，用于编译和下载至终端的时间将越来越长。在FPGA芯片上的调试效率将会降低。配合其他调试技术，第三方仿真能够帮助您测试FPGA VI组件的定时动作。周期精确第三方仿真是指采用精确的定时，但仿真可不使用指定的硬件模型实现的仿真。

注： 并非全部终端均支持第三方仿真。如FPGA终端支持仿真，程序生成规范快捷键中将提供一个创建仿真导出的选项。

前提条件

要使用第三方仿真，您必须熟悉Xilinx仿真器并安装硬件配置所需的Xilinx编译工具。

关于Xilinx编译工具支持的NI硬件的详细信息，见ni.com的技术支持文档。关于为LabVIEW安装Xilinx编译工具的说明，见Xilinx Compilation Tools Readme。

使用第三方仿真器模拟FPGA VI

如掌握VHDL语言，您可以使用Xilinx仿真器修改LabVIEW创建的VHDL测试台模板。需要为CLIP和IP集成节点中包含的IP提供仿真模型。通过各自的配置向导指定用于CLIP仿真和IP集成节点仿真的模型。

在下列示意图中，共同阴影区域表示组成测试台的部分。LabVIEW使用VHDL语言生成测试台模板。然后通过LabVIEW主控VI自定义与输入控件、显示控件和其他LabVIEW对象的交互。此外，可创建用于VHDL测试台内I/O的激励和响应模型。