添加组件级IP(CLIP)项至LabVIEW项目，以实例化FPGA内部的CLIP。如要多次实例化CLIP，每个CLIP实例必须具有唯一的名称，且名称需符合VHDL命名规范。唯一命名每个CLIP常量，且请勿将k用作CLIP常量名称的前缀。

如要添加CLIP项至LabVIEW项目，必须关联CLIP声明文件至终端，然后通过声明文件添加CLIP项至项目。通过“FPGA终端属性”对话框的“组件级IP”页面，关联CLIP声明文件至终端。通过“组件级IP属性”对话框的“常规”页面添加CLIP项至项目。通过组件级IP属性对话框的“时钟选择”页面链接FPGA终端的时钟至CLIP的输入端。

要在CLIP和FPGA VI间传递数据，CLIP声明文件必须具有<InterfaceType>LabVIEW</InterfaceType>标记。然后，添加CLIP项至LabVIEW项目时，FPGA模块将添加LabVIEW项目中的CLIP项下的声明XML文件定义的所有I/O。

提示 使用CLIP向导在声明文件中创建必要的接口。完成后，CLIP向导将自动添加CLIP至项目。

关于添加CLIP至项目的范例，请参见CLIP入门指南－第三部分：添加CLIP至项目。