FPGA应用可以是带FPGA终端并在开发计算机上运行单个FPGA VI的本地系统；或是包含多个FPGA终端、一个或多个RT终端和运行在开发计算机上的LabVIEW的大型嵌入式系统。必须使用LabVIEW项目文件(.lvproj)创建FPGA应用程序。理解系统架构能够帮助用户使用LabVIEW项目创建和管理FPGA应用。

理解本地和嵌入式系统

LabVIEW项目结构取决于FPGA应用中包含的组件。参见下图理解包含FPGA终端的本地系统和嵌入式系统的物理布局。

FPGA项目组成部分

使用项目浏览器窗口管理FPGA项目。每个FPGA项目随系统架构的组成部分改变。下图展示了本地系统Local System.lvproj和嵌入式系统Embedded System.lvproj的组成部分。

下表介绍了FPGA应用组成部分及其在LabVIEW FPGA项目中的位置。

组件 说明

LabVIEW项目 LabVIEW项目允许用户在开发计算机上开发应用时，管理VI和终端。LabVIEW项目文件包含对项目中文件的引用、配置信息、部署信息、生成信息等。

我的电脑 我的电脑（通常称为开发计算机）是开发LabVIEW项目的计算机。开发计算机是指运行支持的Windows平台的计算机，该计算机已安装LabVIEW和LabVIEW FPGA模块。

RIO机箱 RIO机箱放置并直接连接FPGA终端的I/O块至可互换的I/O模块，以实现高性能定时、触发和同步。

控制器 控制器直接连接RIO机箱，直接或通过网络与开发计算机通信。控制器中包含一个嵌入式处理器，可运行实时操作系统(RTOS)或Windows。

FPGA终端 FPGA终端是一个可编程芯片，由逻辑块、I/O块和可编程互连资源组成，这些资源用于实现通过LabVIEW FPGA模块设计的数字电路。

FPGA VI FPGA VI是加载至FPGA终端并运行的VI。LabVIEW编译工具将FPGA VI转换为电路机制，以重新配置FPGA终端块和互连资源。

主控VI 主控VI在控制器上运行，通过编程与FPGA VI通信。可使用主机VI记录数据、控制数据传输的定时及创建将FPGA终端作为组件的系统。

用户界面VI 用户界面VI在开发计算机上运行，并与主控VI通信。用户界面VI允许用户通过编程，与主控VI的输入控件和显示控件交互。在没有控制器的情况下，用户界面VI将成为主机VI并直接与FPGA VI进行通信。

I/O I/O是指FPGA系统的模拟和数字输入/输出。例如，热电偶、RTD、桥传感器、计数器和发生器等。关于支持的I/O的详细信息见指定硬件文档。

时钟 时钟通过指定FPGA系统的定时需求，控制FPGA VI的执行频率。如未包含额外的用于控制定时的代码，操作的执行频率由VI数据流确定。多数FPGA终端的默认时钟速率为40 MHz。

程序生成规范 FPGA终端的程序生成规范指定用户编译FPGA VI时，LabVIEW创建哪个选项：
  • 仿真导出 – 配置和导出用于第三方仿真的项目文件。
  • 编译 – 配置和转换待下载至FPGA终端的项目文件为比特文件。
  • 源代码发布 – 配置待发布的项目文件为独立应用程序。
编译、下载和运行FPGA VI前，必须创建程序生成规范。如未创建程序生成规范，LabVIEW将自动创建和指定默认的程序生成规范。