LabVIEW提供了几种调试整体或部分FPGA VI的方法。根据下表选择用于验证和调试的执行模式。

执行模式 验证应用性能 验证定时 验证HDL IP的集成 适用于单元测试 适用于组件测试 适用于系统测试
Windows PC

仿真模式

FPGA终端

第三方仿真

注： 在特定终端上还可使用交互式前面板通信调试FPGA VI。

如可对单元和组件类进行足够的调试和验证，能够减少系统级的验证。关于验证单元、组件和系统的规范见下文。

单位

单元是用户可创建的最基本的IP组件。它映射至指定的进程函数或算法，拆分单元并将其作为更小的功能单元进行测试的意义不大。组成单元的代码具有下列一个或多个特性：

  • 代码不包含任何I/O、数据通信或终端资源
  • 代码不包含并行运行或以不同速率执行的循环
  • 代码本身可提供某些已知输入，测试预期的输出
  • 代码不依赖于显式传输或时间控制
  • 代码可被用作子VI，可在设计的其他部分进行重用

组件

组件为更复杂的逻辑组成，它依赖于系统定时。组件为模块化，通常用于完成明确的任务或目标。一个FPGA VI通常可被拆分为多个组件。此类组件验证确保组件集成至系统时，可实现预期交互。及可在配置整个系统前，确保子组件与I/O或主机VI交互正常。

系统

系统级组件可被视为是最顶层的组件，由顶层FPGA VI及通过CLIP导入的HDL IP表示。系统通常包含多个While循环或单周期定时循环。系统接口直接开放给主应用程序，因此验证测试与运行主应用程序类似，或包含主应用程序。系统级验证需要使用主机接口API，及连接全部实际I/O信号至系统。