如要优化FPGA VI的性能，可修改FPGA VI提高其速度，降低FPGA逻辑资源占用，等等。

下表包含FPGA VI的优化技巧。

注： 要理解表格中的各种技巧，您必须熟悉寄存器 。
优化技巧 FPGA速度 FPGA大小

减少组合路径。

合适时使用流水线模式。

使用单周期定时循环。

使用并行操作 。

选择 从不仲裁作为仲裁选项 。

使用非重入子VI。

使用重入子VI。

限制前面板对象的数量，例如，数组。

使用最小可用的数据类型。

限制自定义数据类型的大小。

尽可能避免大型VI和函数。

使用握手信号控制定时。

访问DMA FIFO时使用外部数据值参考。

尽可能通过配置双端口读访问，减少块内存资源的使用。

除非需要使用其他类型存储器，否则请优先考虑使用块内存。存储器块不会消耗FPGA资源，且相对于其他类型的存储器倾向于使用高时钟速率执行编译。

从单周期定时循环内部移除隐式启用信号，该循环独立于程序框图上的其他节点运行。该策略主要用于大型设计。