选择用于FPGA终端的顶层时钟

在项目浏览器窗口可定义用于FPGA终端的顶层时钟。顶层时钟是位于 单周期定时循环外部的用于FPGA VI的全局时钟。FPGA终端默认使用任意FPGA时基时钟。按照下列步骤选择用于FPGA终端的顶层时钟。

1. 新建项目或打开现有项目。
2. 添加FPGA终端至项目。
3. 如所用的FPGA终端未自动添加FPGA时基时钟至项目浏览器窗口，则添加FPGA时基时钟。如要使用FPGA时基时钟作为顶层时钟的定时源，请忽略下列步骤。
4. （可选）创建一个FPGA衍生时钟。
5. 在项目浏览器窗口，右键单击FPGA终端，从快捷菜单中选择属性。此时将显示FPGA终端属性对话框。
6. 在类别列表中选择顶层时钟。
7. 如要使用默认的FPGA终端时钟，选择默认。如要使用配置时钟，在配置时钟列表中选择选择配置时钟和一个已配置的时钟。
8. 单击OK按钮。