VHDLコードをコンポーネントレベルIPとして使用する

FPGAの一部分を使用して、VHDLコードで定義されたインタフェースを使用するにはコンポーネントレベルIP (CLIP) を使用します。CLIPを使用すると、以下のタスクを実行できます。

• VHDLコードをLabVIEWコードと並列で実行する。
• VHDLコードを複数のクロック領域で実行する。
• コンパイルに制約を含める。
• CLIPクロックを作成する。
• ハードウェアI/Oにアクセスする。(この操作は、一部のターゲットのみで行うことができます。CLIPでのI/Oサポートについては、ハードウェアのドキュメントを参照してください。)

FPGAアプリケーションでCLIPを使用する

FPGAアプリケーションでCLIPを使用する手順を以下に示します。

• IPを作成または用意します。
• IPインタフェースの定義と宣言XMLファイルの作成を行うには、コンポーネントレベルIPを構成ウィザードを使用します。
• FPGAターゲットプロパティダイアログボックスを使用して、宣言ファイルをプロジェクトに追加します。
• プロジェクトにCLIP項目を追加します。
• FPGA VIでCLIP項目を使用します。

ヒント コンポーネントレベルIPを構成ウィザードを使用して宣言XMLファイルの作成または修正を行う場合、ファイルはプロジェクトに自動的に追加されます。

CLIPのタイプ

CLIPのサポートは、FPGAターゲットにより異なります。CLIPのサポートについては、ターゲットハードウェアのドキュメントを参照してください。一部のFPGAターゲットは、以下のCLIPのいずれか、または両方をサポートしています。

• ユーザ定義CLIP: VHDLコードが、FPGA VIと直接通信することを可能にします。
• ソケット付きCLIP: VHDLコードが、FPGA VIと直接通信し、他のLabVIEW VIや関数を使用してもアクセスできないFPGAピンにアクセスすることを可能にします。一部のFPGAターゲットは、ソケット付きCLIPを挿入できる固定CLIPソケットをFPGA内で定義しています。

以下の図は、FPGA VIとCLIPの関係を示します。

VHDLコードをCLIPとして使用する例については、「CLIPチュートリアル: コンポーネントレベルIPをFPGAプロジェクトに追加する」を参照してください。