サードパーティIPをFPGA VIに統合するために、2つの方法 (コンポーネントレベルIP (CLIP) インタフェースとIP統合ノード) を使用することができます。このトピックでは、お使いのFPGAアプリケーションに適した方法を決める際に参考にしていただくために、各方法を比較します。

サポートされているIPファイルタイプ

以下を使用して定義されたサードパーティIPを使用できます。

  • VHDL
  • Verilog
  • ネットリストファイル
  • Xilinx IP構成ファイル: (Xilinx ISE) .xcoファイルまたは(Xilinx Vivado).xciファイル

CLIPインタフェースとIP統合ノードでサポートされているﾌｧｲﾙタイプの詳細については、「CLIPインタフェースとIP統合ノードの詳細」セクションを参照してください。

メモ Verilogファイルまたは大規模なファイル階層をインポートするには、最初にこのIPをネットリストファイルにコンパイルする必要があります。

Xilinx IP

XilinxはXilinx IPを提供および維持します。LabVIEWはIP統合ノードを使用して、Xilinx IPをFPGA VIに取り込むことができます。Xilinxが以前のリリースからIPコアを廃止する可能性があるため、NIは使用するFPGAターゲットで最新バージョンのXilinxコンパイルツールを使用して作成されたXilinx IP構成ファイルのIP統合ノードのみのサポートを保証します。それぞれのXilinxコンパイルツールでサポートされているNIハードウェアの詳細については、ni.comのサポートドキュメントを参照してください。

メモ Xilinx IPのライセンスは、Xilinxより提供されています。ライセンス情報は、特定のXilinx IPの詳細ヘルプウィンドウで参照できます。ライセンスをインポートするには、特定のFPGAターゲットに応じて、以下のいずれかのデフォルトディレクトリに.licファイルを配置します。
  • (Xilinx ISE) C:\NIFPGA\programs\XilinxY_Z\ISE\coregen\core_licenses　ここで、「XilinxY_Z」は、使用するFPGAターゲットのISE用Xilinxコンパイルツールの最新バージョンを示します。
  • (Xilinx Vivado) C:\NIFPGA\programs\VivadoA_B\data\ip\core_licenses　ここで、「VivadoA_B」は、使用するFPGAターゲットのVivado用Xilinxコンパイルツールの最新バージョンを示します。

(Xilinx ISE) NIは、Xilinx IPジェネレータであるcoregen.exeをLabVIEW.exeと同じディレクトリにインストールします。デフォルトで、Xilinx IPジェネレータはC:\NIFPGA\programs\XilinxY_Z\ISE\bin\ntディレクトリにあります。ここで、「XilinxY_Z」は、使用するFPGAターゲットのISE用Xilinxコンパイルツールの最新バージョンを示します。

1つのFPGAターゲットから別のFPGAターゲットにXilinx IPを移行した場合や、1つのバージョンのLabVIEWから別のバージョンのLabVIEWに移行した場合は、新しいターゲットでIPの再生成を行わなければならないことがあります。

CLIPインタフェースとIP統合ノードの詳細

以下の表で、サードパーティIPを統合する2つの方法を詳しく比較しています。

メモ トップレベルVHDLファイルは、std_logicおよびstd_logic_vectorポートタイプのみをサポートしています。