FPGAターゲットのトップレベルクロックを選択する

FPGAターゲットのトップレベルクロックをプロジェクトエクスプローラウィンドウで定義できます。トップレベルクロックは、FPGA VIがシングルサイクルタイミングループの外側で使用するグローバルクロックです。FPGAターゲットは、デフォルトでFPGAベースクロックの1つを使用します。FPGAターゲットのトップレベルクロックを選択するには、以下の手順に従ってください。

1. 新規プロジェクトを作成するか、既存プロジェクトを開きます。
2. プロジェクトにFPGAターゲットを追加します。
3. FPGAベースクロックがプロジェクトエクスプローラウィンドウに自動的に追加されていない場合は、FPGAベースクロックを追加します。FPGAベースクロックをトップレベルクロックのタイミングソースとして使用する場合は、以下の手順を省略してください。
4. （オプション）FPGA派生クロックを作成します。
5. プロジェクトエクスプローラウィンドウでFPGAターゲットを右クリックして、ショートカットメニューからプロパティを選択します。FPGAターゲットプロパティダイアログボックスが表示されます。
6. カテゴリリストでトップレベルクロックを選択します。
7. デフォルトのFPGAターゲットクロックを使用する場合は、デフォルトを選択します。構成したクロックを使用する場合は、構成済みクロックを選択を選択し、構成したクロックリストから構成クロックを選択します。
8. OKボタンをクリックします。