FPGAアプリケーションでは、以下のクロックを使用できます。

  • ベースクロック―FPGAアプリケーションでクロックとして使用できるターゲットハードウェアに存在するデジタル信号です。
  • 派生クロック―FPGAアプリケーション用のクロックとして使用できるベースクロックから作成するクロックです。FPGAターゲットベース、外部、またはCLIPクロックの周波数は、派生クロックを使用してスケールできます。
  • トップレベルクロック―シングルサイクルタイミングループの外側でFPGA VIが使用するグローバルクロックです。

ベースクロックプロパティは、コンパイル中にFPGA VIで生成される回路にタイミング制約を設定する際に使用されます。

FPGA VIに配置するすべてのVIおよび関数の実行には、論理遅延とも呼ばれる特定の時間を要します。FPGAターゲットのトップレベルクロックにより、FPGAブロックダイアグラムの個々の関数およびVIの実行時間が決定します。トップレベルクロックの周波数を変更すると、ブロックダイアグラムの関数の実行速度とFPGA VIの実行レートも変化します。

FPGAアプリケーションの必要なタイミングを指定するには、そのFPGA VIの実行レートを制御します。追加のプログラミングを含まない場合は、VIのデータフローにより決定されたレートで操作が実行されます。実行のタイミングを制御および測定する場合は、タイミングVIを使用します。また、タイミングVIを使用して、カウンタおよびトリガなどのカスタムI/Oアプリケーションを作成することもできます。