各FPGAターゲットは、FPGAの内部操作の制御に最低1つのクロックを提供します。FPGAターゲットクロックは、FPGA VIのブロックダイアグラムにある個々のVIおよび関数の実行レートを決定します。より速いクロックレートでFPGA VIをコンパイルすると、性能が向上します。ただし、速いクロックレートで適切にコンパイルできないFPGA VIもあります。FPGA VIにとって速すぎるクロックレートを選択すると、コンパイルステータスウィンドウにタイミング違反エラーが表示されます。タイミング違反を修正し、再コンパイルを試みる必要があります。

FPGAターゲット用のトップレベルFPGAターゲットクロックを変更するには、プロジェクトエクスプローラウィンドウでFPGAターゲットを右クリックし、ショートカットメニューからプロパティを選択します。FPGAターゲットプロパティダイアログボックスの「トップレベルクロック」ページでトップレベルクロックを設定できます。また、FPGA VI内のシングルサイクルタイミングループのクロックレートを変更するには、入力ノードをダブルクリックし、タイミングループを構成ダイアログボックスでクロックレートを選択します。FPGAターゲットのトップレベルクロック、またはFPGAターゲットベースクロックから派生させたクロックを選択できます。

FPGA VIにおいてシングルサイクルタイミングループのクロックレートまたはトップレベルのFPGAターゲットクロックレートを変更した場合、FPGA VIを再度コンパイルする必要があります。