タイミング違反解析ウィンドウに表示されるタイミング違反のトラブルシューティングを行うには、以下の方法を使用します。

  • ターゲットが「Xilinxオプション」ページをサポートする場合、コンパイルオプションの一部を変更する。
  • 長い組み合わせパスの数を減らす。
  • パイプライン処理を使用する
  • ネストされているケースストラクチャの数を減らす。
  • 小さいデータタイプを使用します。
  • FPGA VIを再コンパイルする。コンパイルプロセスはFPGA VIをFPGAに非確定的にマップするため、FPGA VIをコンパイルするたびに必ずしも同じ結果は生成されません。そのため、FPGA VIがクロックレート要件からほんの数ナノ秒しか遅れていない場合は、FPGA VIを再コンパイルするとタイミング違反が修正されることもあります。
  • アプリケーションのクロックレートを低くする。
  • ブロックダイアグラム上の他のノードとは独立して実行するシングルサイクルタイミングループから間接的な有効信号を削除します。この方法は大規模な設計で最も役立ちます。