下表列出了在FPGA终端上编译DSP48E或DSP48E1函数导出用于仿真的函数的区别。

在FPGA终端执行 仿真
支持的执行模式 单周期定时循环内部
  • 单周期定时循环内部
  • 单周期定时循环外部
可选接线端的连线限制：
  • 仅可连接一个函数的acout输出端至另一个函数的acin输入端
  • 仅可连接一个函数的bcout输出端至另一个函数的bcin输入端
  • 仅可连接一个函数的pcout输出端至另一个函数的pcin输入端
  • 仅可连接一个函数的multsignout输出端至另一个函数的multsignin输入端
  • 仅可连接一个函数的carrycascout输出端至另一个函数的carrycascin输入端
  • 不能创建上述连线的分支、创建上述输出接线端的显示控件或添加探针。
 可创建上述连线的分支、创建上述输出接线端的显示控件或添加探针。