FPGA高スループット数学ノード

xの値を累積または減分します。ノードには、符号付きモードと符号なしモードがあります。

ビットパターンで動作する加算/減算器を実装します。

カスタム化可能な算術式または論理操作を計算するXilinx FPGAターゲット上の使用可能なDSP48スライスにDSP48インタフェースをマッピングします。

2つの加数の和を計算します。

2つの値の商を計算します。

eの指定した乗数の値を計算します。

別の値で除算された値 (y/x) の逆正接を計算します。逆正接は、ラジアンよりもFPGAリソースの消費が少ないπラジアン単位です。この値をラジアンに変換するには、結果をπで除算します。

2つの値の積を計算します。

指定された入力値の eを底とする自然対数を計算します。

極座標を直交座標に変換します。極座標の位相をラジアンよりもFPGAリソースの消費が少ないπラジアン単位で指定する必要があります。ラジアン値をπラジアンに変換するには、値をπで乗算します。

1/xを計算します。

直交座標を極座標に変換します。このノードは、極座標の位相をラジアンよりもFPGAリソースの消費が少ないπラジアン単位で返します。位相をラジアンに変換するには、値をπで除算します。

特定の値（x）の正弦と余弦の両方を計算します。xをラジアンよりもFPGAリソースの消費が少ないπラジアン単位で指定する必要があります。ラジアン値をπラジアンに変換するには、値をπで乗算します。

指定された値 (x)の平方根を計算します。

2つの値の差を計算します。