IP統合ノードを使用し、FPGA VIのブロックダイアグラムに他社のIPを統合します。このノードを使用するために、以下のタスクを実行します。

  1. IP統合ノードの構成に使用するコンピュータに、必要なXilinxコンパイルツールをインストールします。
  2. .vhdファイル、Xilinx IP構成ファイル、ネットリストファイルなどのIPシンセシスファイルを作成または集録します。IPがノードの要件を満たすことを確認します。
  3. シミュレーション用のIPをエクスポートする場合、シミュレーションモデルを定義するファイルの作成または用意を行います。
  4. ブロックダイアグラムにIP統合ノードを追加します。
  5. ノードをダブルクリックし、構成します。以下のタスクを実行するために使用する構成ウィザードが表示されます。
    1. IPの名前、およびトップレベルシンセシスファイルを含む、IPを構成するシンセシスファイルを定義します。
    2. 各シンセシスファイルのシミュレーション動作を設定します。これら動作の組み合わせで、ノードのシミュレーションモデルが生成されます。
    3. トップレベルシンセシスファイルが.vhdファイルである場合、トップレベル実体とアーキテクチャを定義します。
    4. IPが実行できるFPGAシリーズの種類を指定します。
    5. トップレベルシンセシスファイルが.vhdファイルである場合、ジェネリックの値を設定してその構文が有効であることを確認します。
    6. シミュレーションモデルを生成します。
    7. クロック有効信号に対応するIPポートを指定します。
    8. 同期または非同期リセット信号に対応するIPポートを指定します。
    9. IPのリセットのタイミングと方法を指定します。
    10. 表示されるブロックダイアグラムの端子を定義し、これらの端子のデータタイプを設定します。

これらの手順が完了したら、LabVIEWはFPGA VIにIPを統合するためのコードを生成します。

IP統合ノードプロパティウィザード

IP統合ノードプロパティウィザードを使用してIP統合ノードを構成します。

IP統合ノードプロパティウィザードには以下が含まれています。

  1. 名前とソース
  2. 実体、アーキテクチャ、ターゲット
  3. ジェネリックおよびサポートファイル生成
  4. クロックと有効信号
  5. 信号と動作をリセット
  6. IP端子