FPGA設計の大きさと複雑さが増す中で、ターゲットへのコンパイルとダウンロードに必要な時間のため、FPGAチップのデバッグ設計の効率性は低下します。他のデバッグテクニックとともに、サードパーティシミュレーションはFPGA VIコンポーネントのタイミング動作をテストする上で役立ちます。サイクルアキュレートサードパーティシミュレーションは、タイミングが正確であるものの、実行時に完全に同じハードウェアモデルが使用されるとは限りません。

メモ サードパーティシミュレーションをサポートしていないターゲットもあります。FPGAターゲットがシミュレーションをサポートする場合、ビルド仕様ショートカットメニューからシミュレーションエクスポートを作成するオプションがあります。

必要条件

サードパーティシミュレーションを使用するには、Xilinxシミュレータに精通し、ハードウェア構成に必要なXilinxコンパイルツールをインストールする必要があります。

それぞれのXilinxコンパイルツールでサポートされているNIハードウェアの詳細については、ni.comのサポートドキュメントを参照してください。LabVIEW用Xilinxコンパイルツールをインストールする手順は、『Xilinx Compilation Tools Readme』を参照してください。

サードパーティシミュレータを使用してFPGA VIをシミュレーションする

VHDLの知識がある場合は、Xilinxシミュレータを使用してLabVIEWが作成するVHDLテストベンチテンプレートを変更できます。CLIPおよびIP統合ノードに追加するすべてのIPに対し、シミュレーションモデルを提供する必要があります。構成ウィザードからCLIPシミュレーションおよびIP統合ノードシミュレーションのモデルを指定します。

以下の図の影が付いた統合領域は、テストベンチを構成する部分を示します。LabVIEWはテストベンチのテンプレートをVHDLで生成します。その後、LabVIEWのホストVIを編集して、制御器や表示器および他のLabVIEWオブジェクトとの対話をカスタマイズすることができます。さらに、VHDLテストベンチ内でI/Oの刺激および応答モデルを作成できます。