パターン検出を有効、無効、および構成するにはパターン検出ページを使用します。パターン検出の情報については、XilinxのWebサイト (www.xilinx.com) で利用可能な『Virtex-5 FPGA XtremeDSP Design Considerations User Guide』または『Virtex-6 FPGA DSP48E1 Slice User Guide』の以下のセクションを参照してください。

  • 「Pattern Detect Logic」
  • 「PATTERNDETECT and PATTERNBDETECT Port Logic」
  • 「Pattern Detect Applications」 (Virtex-5 FPGA XtremeDSP Design Considerations User Guide のみ)。このセクションは、以下のセクションの表にあるVHDLジェネリックとオプションの情報も記載しています。

LabVIEWオプションに相当するVHDLオプション

相当するVHDLの構成を表示するには、VHDLインスタンス化タブをクリックします。特定の属性についての情報は、XilinxのWebサイト (www.xilinx.com) で利用可能な『Virtex-5 FPGA XtremeDSP Design Considerations User Guide』または『Virtex-6 FPGA DSP48E1 Slice User Guide』を参照してください。以下の表は、LabVIEWの各オプションに対応する属性を示しています。

LabVIEWオプション 表1-3のリファレンスの属性
DSP48E DSP48E1
USE_PATTERN_DETECT
SEL_PATTERN、PATTERN
SEL_ROUNDING_MASK、SEL_MASK、MASK SEL_MASK、MASK

AUTORESET_PATTERN_DETECT、AUTORESET_PATTERN_DETECT_OPTINV AUTORESET_PATDET