コンポーネントレベルIP (CLIP) とVIの間でデータをやり取りするには、FPGA VI内でFPGA I/Oノードを使用します。

FPGA I/Oノードを使用してCLIP I/Oにアクセスするには、以下の手順に従ってください。

  1. Demo CLIP.lvprojでFPGAターゲットを右クリックし、ショートカットメニューから新規→VIを選択して、新規FPGA VIを追加します。
  2. フラットシーケンスストラクチャをFPGA VIに追加します。
  3. PortA I/O項目を、プロジェクトからフラットシーケンスストラクチャの内側にドラッグします。
  4. Adder CLIP/Port A入力をクリックして、ショートカットメニューから作成→定数を選択し、定数の値に5を入力し、定数にオフセットというラベルを付けます。
  5. フラットシーケンスストラクチャを右クリックして、ショートカットメニューから後にフレームを追加を選択します。
  6. PortB I/O項目を、プロジェクトからフラットシーケンスストラクチャの空のフレームの内側にドラッグします。
  7. FPGA I/OノードのAdder CLIP/Port B入力を右クリックし、ショートカットメニューから作成→制御器を選択して、制御器に位置というラベルを付けます。
  8. FPGA I/Oノードを拡張して、AdderOutを追加します。
  9. Adder CLIP/AdderOut出力を右クリックして、ショートカットメニューから作成→表示器を選択し、表示器に位置 + オフセットというラベルを付けます。
  10. 以下のブロックダイアグラムに示すように、FPGA I/OノードをWhileループの内側に配置します。

ブロックダイアグラムは、オフセット値である定数をPortA入力に書き込みます。Whileループでは、FPGA I/Oノードは、オフセットを位置に追加して、新規位置を作成します。

前: CLIPチュートリアル パート3: CLIPをプロジェクトに追加する