入力値の2乗を計算します。

コネクタペーンには、この多態性関数のデフォルトのデータタイプが表示されます。


icon

入力/出力

  • cdbl.png x

    xは、スカラ、数値の配列またはクラスタ、数値のクラスタの配列などにできます。

  • idbl.png x^2

    x^2 は、xと同じ数値表現です。

    メモ この関数を、指定したタイプのデータを出力するように手動で構成できます。出力データタイプを指定するには、関数を右クリックして、プロパティを選択してオブジェクトプロパティダイアログボックスを表示します。出力構成ページで表記法アイコンをクリックして、目的のデータタイプを選択します。出力データタイプが構成されていることを示すために、関数の出力端子に青い強制ドットが表示されます。
  • 数値関数 (加算減算乗算、二乗など) に固定小数点数を配線すると、関数はワード長のビットを損失しない値を返します。ただし、操作の結果、LabVIEWが受け入れることが可能な最大のワード長を超える値が生成されると、オーバーフローまたは丸め込みの状態が発生する可能性があります。LabVIEWが受け入れる最大ワード長は64ビットです。固定小数点数データのオーバーフローまたは丸め込みの処理方法は、数値ノードプロパティダイアログボックスで設定できます。

    FPGAモジュールの詳細

    以下の説明は、このオブジェクトをFPGA VIで使用する場合に適用されます。

    メモ 以下の詳細は、LabVIEW FPGAモジュールのバージョンごとに変更される場合があります。
    シングルサイクルタイミングループ サポートあり
    Usage

    ほとんどのFPGAターゲットには、限られた数の組込乗算器が含まれています。FPGAモジュールコンパイラは、すべての組込乗算器が占有されるまで乗算演算を実行します。FPGAターゲットによってすべての組込乗算器が占有されると、コンパイラは汎用論理ゲートを使用するため「2乗」関数がFPGAリソースを多量に消費します。

    この関数を単精度浮動小数点データタイプと使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートへの影響については、 単精度浮動小数点データタイプを使用 するおよび FPGA設計で使用するデータタイプを決定する トピックを参照してください。

    タイミング

    シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延はxのビット数に比例します。

    シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。

    この関数で固定小数点データタイプを使用する場合、オーバーフローモードと丸め込みモードによってタイミングが影響を受ける可能性があります。

    リソース この関数は、xのビット数に比例するFPGAリソースを必要とします。FPGA VIを最適化するためにできるだけ小さいデータタイプを使用してください。この関数で固定小数点データタイプを使用する場合、オーバーフローモードと丸め込みモードによってリソースが影響を受ける可能性があります。

    サンプルプログラム

    LabVIEWに含まれている以下のサンプルファイルを参照してください。

    • labview\examples\Numerics\Numeric Functions.vi