用户可使用下列策略解决定时冲突分析窗口中显示的定时冲突。

  • 如终端支持Xilinx选项页面，更改部分编译选项。
  • 缩短较长的编译路径。
  • 使用流水线。
  • 减少嵌套条件结构的数量。
  • 使用较小的数据类型。
  • 重新编译FPGA VI。由于编译过程非确定性的映射FPGA VI至FPGA，每次编译FPGA VI时不会产生相同的结果。因此，如FPGA VI与所需的时钟速率仅相差几个纳秒，重新编译FPGA VI即可修复定时冲突。
  • 降低应用的时钟速率。
  • 从独立于程序框图上的其他节点运行的单周期定时循环内部移除隐式启用信号。该策略主要用于大型设计。