由于仿真软件的运行速度比FPGA硬件慢，因此并非全部FPGA VI均可仿真。用户可考虑限制FPGA VI的仿真部分，以缩短仿真运行时间。

下列策略可用于缩短仿真的运行时间：

  • 减少节点（例如，离散延迟Express VI和零阶保持VI）的用户自定义延时。
  • 减少FPGA定时函数的执行速率。