在可能的情况下，在FPGA VI中尽量避免使用较大的VI和函数

如果要优化FPGA VI，请谨慎使用以下VI和函数：

• 商与余数－此函数占用大量的FPGA资源。如果除数是2的幂次方，可使用按2的幂缩放函数，且n输入端连接负常量。
• 除法和倒数－这些函数会消耗FPGA上的大量空间。但是，如果将舍入模式设置为截断或半值向上（不对称），以节省FPGA空间。
• 平方根－此函数提供了一个默认的sqrt(x)输出，具有很高的精度。如果sqrt(x)的小数字长大于x的一半，则可以减少sqrt(x)的小数字长为较低的精度，以节省FPGA时钟周期和资源。
• 一维数组循环移位—如将控件连接至输入端，该函数所需的时间与移位的数量成正比，外加进入和离开函数的两个时钟周期。如连接常量至输入端，函数执行和时间和占用的FPGA资源可以忽略不计。
• 按2的幂缩放—如连接输入控件至输入端，该函数将占用FPGA上的大量空间。如连线常量至输入端，函数将不占用FPGA资源。