通过模式检测页面启用、禁用及配置模式检测。关于模式检测的详细信息，见Virtex-5 FPGA XtremeDSP Design Considerations User Guide或Virtex-6 FPGA DSP48E1 Slice User Guide的下列章节。通过Xilinx网站www.xilinx.com可获取该文档。

  • "Pattern Detect Logic"
  • "PATTERNDETECT and PATTERNBDETECT Port Logic"
  • "Pattern Detect Applications" （仅限Virtex-5 FPGA XtremeDSP Design Considerations User Guide）。本节还提供了下文表中的VHDL类属代码和选项的信息。

等效于LabVIEW选项的VHDL代码

如要查看配置的相应VHDL代码，单击VHDL实例选项卡。关于指定属性的详细信息，见Virtex-5 FPGA XtremeDSP Design Considerations User Guide或Virtex-6 FPGA DSP48E1 Slice User Guide中的表1-3。通过Xilinx网站www.xilinx.com可获取该文档。下表为对应于LabVIEW中每个选项的属性。

LabVIEW选项 表1-3的参考属性
DSP48E DSP48E1
USE_PATTERN_DETECT
SEL_PATTERN, PATTERN
SEL_ROUNDING_MASK, SEL_MASK, MASK SEL_MASK, MASK

AUTORESET_PATTERN_DETECT, AUTORESET_PATTERN_DETECT_OPTINV AUTORESET_PATDET