FPGA VIのコンパイル中、コンパイルステータスウィンドウで表示可能になった各レポートを表示できます。レポートの情報から、FPGA VIがFPGAに収まりタイミング制約を満たすかどうかを判断できます。コンパイルステータスウィンドウで使用可能なレポートは、特定のFPGAターゲットによって異なります。

概要レポートの詳細

このレポートは生成されたビットファイルの概要を示し、コンパイルが完了すると表示可能になります。レポートにタイミングエラーが含まれる場合、タイミング違反解析ボタンをクリックすることでエラーを調査することができます。

構成レポートの詳細

このレポートは、プロジェクト情報とビルド仕様のXilinxオプションページで指定したXilinxコンパイラ構成を示します。

予想デバイス使用状況 (シンセシス前) レポートの詳細

このレポートは、Xilinxツールを使用してLabVIEWがFPGAリソース使用量の見積もり後に表示可能になります。このレポートが使用できるかどうかは、特定のFPGAターゲットによって異なります。このレポートには、以下の情報が含まれます。

  • デバイス使用状況―スライス、フリップフロップ、LUT、RAMブロックなどのFPGA要素を表示します。
  • 使用領域―コンパイルしたFPGA VIが使用するFPGA要素を示します。
  • 合計—FPGAでのFPGA要素の合計数を示します。
  • パーセント—FPGAアプリケーションが使用するFPGA要素の割合を示します。パーセントが100より大きい場合、予想デバイス使用状況が100パーセントを超えたことを示す警告メッセージが表示されます。その場合でも、FPGA VIおよびハードウェアの組み合わせや種類により、Xilinxがすべてを収めることが可能な場合もあります。ただし、FPGA VIを最適化した方が良い場合もあります。

予想デバイス使用状況レポートの詳細

このレポートは、コンパイルサーバがコンパイルプロセスのシンセシスステップを完了すると表示可能になります。このレポートには、FPGA VIのシンセシスにおいて予想されるFPGAの使用状況の概要が表示されます。このレポートには、以下の情報が含まれます。

  • デバイス使用状況―スライス、フリップフロップ、LUT、RAMブロックなどのFPGA要素を表示します。
  • 使用領域―コンパイルしたFPGA VIが使用するFPGA要素を示します。
  • 合計—FPGAでのFPGA要素の合計数を示します。
  • パーセント—FPGAアプリケーションが使用するFPGA要素の割合を示します。パーセントが100より大きい場合、予想デバイス使用状況が100パーセントを超えたことを示す警告メッセージが表示されます。その場合でも、FPGA VIおよびハードウェアの組み合わせや種類により、Xilinxがすべてを収めることが可能な場合もあります。ただし、コンパイルを停止してFPGA VIを最適化することもできます。

最終デバイス使用状況レポートの詳細

このレポートは、コンパイルサーバがコンパイルプロセスのマッピングまたは配置を完了すると表示可能になります。このレポートには以下のようなFPGA使用状況の概要が表示されます。

  • デバイス使用状況―スライス、フリップフロップ、LUT、RAMブロックなどのFPGA要素を表示します。
  • 使用領域―コンパイルしたFPGA VIが使用するFPGA要素を示します。
  • 合計—FPGAでのFPGA要素の合計数を示します。
  • パーセント—FPGAアプリケーションが使用するFPGA要素の割合を示します。パーセントが100を超えるとコンパイルが失敗します。FPGA VIのサイズを最適化する必要があります。

予想タイミングレポートの詳細

このレポートは、コンパイルサーバがコンパイルプロセスのマッピングまたは配置を完了すると表示可能になります。このレポートには、FPGA VIのマッピングまたは配置において予想されるFPGAクロックの概要が表示されます。このレポートには、以下の情報が含まれます。

  • クロック―FPGAクロックを示します。
  • 要求周波数 (MHz) ―FPGA VIまたはFPGA VIのコンポーネントが実行可能である必要のあるクロックレートをメガヘルツ単位で示します。タイミングループなどの一部のFPGA VIのコンポーネントはブロックダイアグラムに表示されますが、CLIPなどその他のコンポーネントは表示されません。要求周波数 (MHz)が最大周波数 (MHz) より大きい場合、VIがタイミング制約を満たしていないことを示す警告メッセージが表示されます。その場合でも、FPGA VIとハードウェアの組み合わせや種類によっては、タイミング制約を満たすようにXilinxがFPGA VIがコンパイルすることが可能な場合もあります。ただし、コンパイルを停止してFPGA VIを最適化することもできます。
  • 最大周波数 (MHz) ―FPGA VIまたはFPGA VIのコンポーネントの理論上の最大コンパイルレートをメガヘルツ単位で示します。

最終タイミングレポートの詳細

このレポートは、コンパイルサーバがコンパイルプロセスの経路設定ステップを完了すると表示可能になります。このレポートには以下のようなFPGAクロックの概要が表示されます。

  • クロック―FPGAクロックを示します。
  • 要求周波数 (MHz) ―FPGA VIまたはFPGA VIのコンポーネントが実行可能である必要のあるクロックレートをメガヘルツ単位で示します。タイミングループなどの一部のFPGA VIのコンポーネントはブロックダイアグラムに表示されますが、CLIPなどその他のコンポーネントは表示されません。要求周波数 (MHz) が最大周波数 (MHz) より大きいと、コンパイルが失敗します。タイミング違反を解析するには、「タイミング違反を調査」ボタンをクリックしてください。
  • 最大周波数 (MHz) ―FPGA VIまたはFPGA VIのコンポーネントの理論上の最大コンパイルレートをメガヘルツ単位で示します。特定のFPGAターゲットに関しては、設計がタイミング要件を満たしていれば、Xilinxコンパイラによる最適化は行われません。

Xilinxログレポート詳細

このログファイルは、コンパイルが完了した後でのみ使用できます。Xilinxツールに精通している場合、このファイルを使用して失敗したコンパイルのトラブルシューティングを行うことができます。保存ボタンをクリックして、情報をファイルに保存します。