メモ このヘルプファイルでは、DSP48EまたはDSP48E1スライスを包括的に説明することを目的としていません。これらの関数を使用する前に、『Virtex-5 FPGA XtremeDSP Design Considerations User Guide』(DSP48E関数) または『Virtex-6 FPGA DSP48E1 Slice User Guide』(DSP48E1関数) を確認しておくことを推奨します。これらのガイドはXilinxのWebサイト (www.xilinx.com) から利用可能で、アーキテクチャの詳細、タイミングに関する注意事項、入出力ポートの説明、スライスを効果的にプログラムするのに役立つサンプルアプリケーションを含むスライスの詳細な情報が記載されています。

DSP48Eスライスは、Xilinx Virtex-5などの特定のFPGAデバイスシリーズに含まれるデジタル信号処理の論理要素です。このスライスを使用して、乗算アキュムレータ、乗算加算器、1～nステップカウンタを含む、異なる種類の演算を実行することができます。また、AND、OR、およびXORなどのさまざまな種類の論理演算を実行するために、このスライスを使用することもできます。FPGAファブリックの追加のリソースを使用せず、複素乗算器およびnタップ有限インパルス応答 (FIR) フィルタを含むより複雑な機能を実装するために、複数のDSP48Eスライスをカスケードすることが可能です。

DSP48E1スライスは、特定のXilinx Virtex-6以降のFPGAデバイスシリーズのみで利用可能なデジタル信号処理の要素です。DSP48E1スライスには、乗算器の前のpre-adderやDSP48Eスライスの機能を拡張したその他の機能が含まれています。このpre-adderは、対称FIRフィルタなど特定のアルゴリズムを実装する際に役立ちます。『Virtex-6 FPGA DSP48E1 Slice User Guide』の11ページに改善点の包括的なリストがあります。

DSP48Eスライスにアクセスするには、DSP48E関数をブロックダイアグラムに追加した後、関数を構成します。