FPGA VIのループが特定の時間間隔で実行することを強制するには、以下の手順に従ってください。

  1. ブロックダイアグラムにWhileループを追加します。
  2. Whileループの条件端子を右クリックして、ショートカットメニューから定数を作成または制御器を作成のいずれかをアプリケーションの要件に基づいて選択します。
  3. フラットシーケンスストラクチャをWhileループの内側に追加します。
  4. 「ループタイマ」Express VIをフラットシーケンスストラクチャの内側に追加します。
  5. ループタイマを構成ダイアログボックスで「ループタイマ」を構成し、OKボタンをクリックします。
  6. 「ループタイマ」Express VIのカウント入力端子を右クリックして、作成→定数を選択します。Whileループの反復間の時間を入力します。
  7. フラットシーケンスストラクチャを右クリックして、ショートカットメニューから後にフレームを追加を選択します。
  8. FPGAで実行するコードを、フラットシーケンスストラクチャの新しい方のフレームに追加します。
    メモ コードは、手順6で指定した時間内に実行可能なものである必要があります。コードの実行時間が指定した時間以上かかる場合、手順6で指定したループレートが無効になり、コードの実行時間によりループレートが決定します。

以下のブロックダイアグラムは、フラットシーケンスストラクチャを使用してFPGA VIのタイミングを指定する方法を示しています。