以下の手順では、Xilinxシミュレータと編集したVHDLテストベンチテンプレートを使用してFPGA VIをデバッグする方法を説明します。

  1. LabVIEWを構成して、Xilinxシミュレータと連動するようにします。
  2. 必要に応じてFPGA VIを変更します。たとえば、シミュレーションの実行時間を軽減したい場合があります。
  3. プロジェクトエクスプローラウィンドウでFPGAターゲットを右クリックして、ショートカットメニューから実行モード→サードパーティシミュレーションを選択します。
  4. シミュレーションエクスポートビルド仕様を作成します。
  5. シミュレーションエクスポートをビルドするには、シミュレーションエクスポートプロパティダイアログボックスでビルドボタンをクリックします。LabVIEWはシミュレーションに必要なファイルを作成し、それらをシミュレーションディレクトリに配置します。
  6. テンプレートのVHDLコードを変更して必要な刺激および応答を提供します。
  7. プロジェクトエクスプローラウィンドウでシミュレーションエクスポートを右クリックし、シミュレータを起動を選択してシミュレータプロジェクトを開きます。
  8. すべてを実行ボタンをクリックして、シミュレーションを実行します。
  9. 波形ビューアに信号を表示し、FPGA VIのトラブルシューティングを行います。必要に応じてFPGA VIを変更します。
  10. 必要な場合、テストベンチに変更を統合します。
  11. userディレクトリにあるRegenerateIsim.batを実行して、シミュレーション実行ファイルを再生成します。
  12. 手順6～11を繰り返して、FPGA VIのトラブルシューティングを続けます。