FPGA VIで、プローブやその他の従来のLabVIEWのデバッグ方法は使用できません。未使用のI/OリソースがFPGAターゲットにある場合は、それらのI/O端子をFPGA VIのブロックダイアグラムにデバック用に追加できます。オシロスコープやロジックアナライザなどの外部デバイスを使用して、追加したI/O端子を監視できます。以下は、追加したI/O端子を使用してFPGA VIを監視する例です。

  • デジタル出力端子でブール論理の内部状態を出力する。
  • 複数のデジタル出力端子にパターンを書き込み、特定のデータフローのセクションが実行するタイミングを示す。
  • デジタル出力端子のパルスを作成し、トリガが検出されるタイミングを示す。
  • ループの各反復でデジタル出力端子を切り替え、ループのパフォーマンスを監視する。

Whileループの各反復でデジタル出力端子を切り替えることにより、既存のFPGA VIでWhileループのパフォーマンスを監視するには、以下の手順に従ってください。

  1. 新規VIを作成するか、プロジェクトエクスプローラウィンドウにFPGA I/O項目が含まれ、FPGAターゲットの下にある既存のVIを開きます。
  2. 新規FPGA I/O項目を作成するか、プロジェクトエクスプローラウィンドウで使用しているFPGAターゲットの下にある未使用のFPGA I/O項目を選択します。
  3. Whileループを右クリックし、ショートカットメニューからシフトレジスタを追加を選択します。
  4. FPGA I/OノードをWhileループの内側に追加します。
  5. FPGA I/OノードのI/O名セクションをクリックし、事前にプロジェクトに追加したFPGA I/O項目を選択します。
  6. FPGA I/O項目がデジタル入力の場合、FPGA I/Oノードを右クリックして書き込みに変更を選択します。
  7. 左側のシフトレジスタをFPGA I/Oノードの入力に配線します。
  8. 「Not」関数をWhileループの内部に追加します。
  9. 「Not」関数のx入力を、シフトレジスタとFPGA I/Oノードを接続しているワイヤに配線します。「Not」関数の.not. x?出力を右側のシフトレジスタに配線します。
  10. プロジェクトエクスプローラウィンドウでファイル→すべて保存を選択して、FPGA VIおよびLEPファイルへの変更を保存します。
  11. FPGA VIを再コンパイルして、FPGAターゲットで実行します。
  12. オシロスコープや同様の計測器を使用して、選択したデジタル出力端子の状態を監視します。