ブールのFALSEまたはTRUE値をそれぞれ0または1の値で16ビット整数に変換します。


icon

入力/出力

  • cbool.png ブール —

    ブールは、スカラ、配列、ブールのクラスタ値、ブールのクラスタ配列などにできます。ブールがエラークラスタの場合、エラークラスタの状態パラメータだけが入力端子に渡されます。

  • ii16.png 0、1 —

    0, 1は、ブールがFALSEの場合は0、ブールがTRUEの場合は1になります。

    • FPGAモジュールの詳細

    以下の説明は、このオブジェクトをFPGA VIで使用する場合に適用されます。

    メモ 以下の詳細は、LabVIEW FPGAモジュールのバージョンごとに変更される場合があります。
    シングルサイクルタイミングループ サポートあり
    Usage この関数を単精度浮動小数点データタイプと使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートへの影響については、 単精度浮動小数点データタイプを使用 するおよび FPGA設計で使用するデータタイプを決定する トピックを参照してください。
    タイミング 変換関数は、内部レジスタを持たないため実行クロックサイクルを必要としません。固定小数点データタイプを扱う変換関数では、オーバーフローモードと丸め込みモードによってタイミングが影響を受ける可能性があります。
    リソース 変換関数は単なる配線操作であるため、FPGAリソースを必要としません。固定小数点データタイプを扱う変換関数では、オーバーフローモードと丸め込みモードによってリソースが影響を受ける可能性があります。