Effectue la rotation de x sur le nombre de bits spécifié par y.

Le connecteur affiche les types de données par défaut de cette fonction polymorphe.


icon

Entrées/Sorties

  • ci16.png y —

    y spécifie le nombre de bits de x que la fonction fait pivoter.

    Si y est supérieur à 0, la fonction déplace les y premiers bits de l'extrémité gauche de x jusqu'à l'extrémité droite. Si y est inférieur à 0, la fonction déplace les y premiers bits de l'extrémité droite de x jusqu'à l'extrémité gauche.
  • cu32.png x —

    Si x est un entier 8, 16, 32 ou 64 bits, y ± 8, y ± 16, y ± 32 ou y ± 64 produit la même valeur en sortie pour toute valeur de y que y.

    Par exemple, si x est un entier 8 bits, y = 1 et y = 9 produisent le même résultat.
  • iu32.png x décalé à gauche de y —

    x décalé à gauche de y est le résultat de la rotation.

    Le type de données de x décalé à gauche de y est déterminé par le type de données de l'entrée x.

    • Le tableau suivant illustre comment x et y affectent x décalé à gauche de y :

    yxx décalé à gauche de yCommentaires
    13 (00000011)6 (00000110)Cette fonction décale le premier bit de gauche, 0, jusqu'à l'extrémité droite.
    23 (00000011)12 (00001100)Cette fonction décale les deux premiers bits de gauche, 00, jusqu'à l'extrémité droite.
    –33 (00000011)96 (01100000)Cette fonction décale les trois premiers bits de droite, 011, jusqu'à l'extrémité gauche.

    Détails du module FPGA

    Les détails suivants s'appliquent lorsque vous utilisez cet objet dans un VI FPGA.

    Remarque Les détails suivants sont susceptibles de changer avec chaque version du module LabVIEW FPGA.
    Boucle cadencée à un cycle Supportée.
    Utilisation N/A
    Cadencement

    Dans une boucle cadencée à un cycle -- Lorsque vous utilisez cette fonction dans une boucle cadencée à un cycle, le délai de logique combinatoire est proportionnel au nombre de bits de x.

    En dehors d'une boucle cadencée à un cycle -- Lorsque vous utilisez cette fonction en dehors d'une boucle cadencée à un cycle, elle prend un cycle d'horloge et utilise un registre.
    Ressources Cette fonction requiert des ressources FPGA proportionnelles au nombre de bits de x.