規格說明：NI 示波器與數位化儀
概觀
內容
簡介
本指南分為與大多數 NI 規格手冊相同的章節。下列術語與定義以英文字母順序列出，在規格手冊中的順序可能不同。本指南僅適用於 51xx 系列、USB、PCI、PXI 與 PXIe 示波器及數位化儀裝置與模組。其他 NI 產品系列，例如多功能 DAQ 60xx、61xx、62xx 與 63xx 系列 (前身為 B、E、S、M 與 X 系列)、cDAQ 與 cRIO 機箱與控制器、C 系列模組、多功能 RIO 78xx R 系列、數位電錶，以及其他儀器，可能會使用不同的術語或方法來得出規格，因此本指南不應用於 NI 示波器與數位化儀系列以外的其他裝置與模組作為參考。
本指南將將 PXIe-5162 用於所有參考項目。如欲遵循這些裝置規格,請點擊下列連結:PXIe-5162 規格。若規格參照其他示波器或示波器,您也可以瀏覽裝置的規格。
了解規格術語
首先,請務必注意不同規格之間的類別差異。NI 將其測試與量測儀器的功能與效能定義為保證規格、一般規格或額定規格。請參閱裝置規格手冊,進一步了解保固規格、一般規格或額定規格。
- 保固規格說明型號在指定作業條件下的效能,且涵蓋在型號保固內。
- 一般規格說明大多數型號可達到的效能。一般規格不保證。
- 額定規格說明以設計、一致性測試或補充測試為根據的屬性。不保證提供額定規格。
垂直
NI 示波器與示波器裝置及模組皆有適用於類比訊號的規格。這些規格可能因每個裝置或型號而異,因此請務必查看特定型號的規格。本節分為 6 個章節,說明常見的規格:阻抗與偶合、電壓準位、準確度、頻寬與暫態響應、頻譜特性與雜訊。
阻抗與偶合
輸入電容
示波器輸入具有寄生電容,有可能會改變受測訊號。您可以使用具備可調整電容的探針來補償輸入電容,並達到平坦的頻率響應。低頻率時,電容會產生極高的反應,不會造成有意義的負載。然而,隨著頻率增加,探針阻抗的降低,負載也會大幅增加。
圖 1 顯示正確補償、補償不足與過度補償的低頻探針。請注意,探針補償時,也會補償連接線電容。
圖 1
範例
PXIe-5172 的一般輸入電容為 16 pF ± 1.2 pF,適用於 1 MΩ 的輸入阻抗。所使用的探針必須能在 14.8 pF 至 17.2 pF 之間進行補償,以獲得最佳結果
輸入偶合
您可以指定輸入通道為 DC 偶合、AC 偶合或接地偶合。DC 偶合可讓訊號的 DC 與低頻率元件在不衰減的情況下通過。AC 偶合可移除 DC 偏移與低頻分量,僅允許高頻訊號。接地偶合會中斷輸入,並於內部將通道連接至接地,以提供接地的零電壓參考。
在圖 2 中,圖 A 顯示 DC 偶合,顯示包含 DC 部分的波形。圖 B 顯示移除 DC 元件的 AC 偶合相同波形。
圖 2
範例
PXIe-5164 具備 AC 與 DC 偶合,可同時量測低頻與高頻訊號。
輸入阻抗
輸入阻抗是量測輸入電路阻絕電流通過類比輸入接地的方式。就 NI 示波器而言,常見的輸入阻抗是 50 Ω 或 1 MΩ。
探針通常會使用 1 MΩ (或稱高 Z) 阻抗進行高電壓量測。就 RF 等某些應用而言,輸入阻抗 50 Ω 用於比對訊號源阻抗,盡可能減少可能導致量測訊號失真的反射。
範例
PXIe-5164 具有 50 Ω 與 1 MΩ 的輸入阻抗。選擇合適的輸入阻抗,是進行良好量測的關鍵。
另請參閱
輸入退貨損耗
輸入歸回損表示訊號功率因阻抗不匹配而降低。下方提供折返損耗方程式。
範例
PXIe-5162 的輸入退回損耗約為 -20 dB,且頻率為 1 GHz。這表示,輸入訊號小於 20 dB 的訊號會因阻抗不匹配而反射。
圖 3
輸入電壓駐波比 (VSWR)
VSWR 是反射波與傳輸波的比率。 VSWR 可用來判斷所反射的輸入訊號比例。取決於反射波是否與輸入訊號相位不同,即可能增加或降低淨振幅。VSWR 是最大淨振幅與最小淨振幅的比率。下方方程式與圖表顯示不同的 VSWR 尋找方式。
ZL 負載阻抗
Z特性阻抗
圖 4
範例
PXIe-5162 的 VSWR 在 500 MHz 時約為 1.1。如此可得出反射訊號相位所造成的最大振幅與最低振幅比。
圖 5
另請參閱
電壓準位
輸入偏移
輸入偏移 (或稱垂直偏移) 是電壓範圍所集中的電壓。垂直偏移會將垂直範圍置於使用者定義的 DC 值周圍。使用此偏移可檢查輸入訊號中的微小變化,進而提升量測準確度。
圖 6 顯示了輸入範圍與偏移之間的關係,以及其如何影響解析度。
圖 6
範例
PXIe-5164 的輸入偏移量為 0.25 V 輸入範圍,為 ±5 V。這樣一來,示波器即可量測由 ±5 DC 電壓載入的訊號,進而充分發揮 ADC 的效能。
輸入範圍
輸入範圍 (或稱垂直範圍) 是數位示波器可以在輸入接頭量測的峰對峰值電壓範圍。許多示波器都具備多個垂直範圍,可將 ADC 的效能最大化並達到更高的解析度。
範例
PXIe-5171 的輸入範圍為 0.2 Vpp、0.4 Vpp、1 Vpp、2 Vpp 與 5 Vpp。使用者可以從以下 5 個範圍選擇,以獲得最佳解析度。如果受測訊號為 0.5 Vpp,最好使用 1 Vpp 範圍,而非 5 Vpp 範圍,以最大化 ADC。
最大輸入過載
這是裝置能承受的最大輸入電壓。若超出此電壓,可能會對裝置造成損壞。
範例
PXIe-5162 的最大輸入過載為 |峰值 | ≤ 42 V,1 MΩ 時。此裝置的最大輸入範圍為 50 Vpp,偏移量為 ±15 V。這表示,可量測 ±40 V 峰值的輸入訊號,且仍位於 42 V 的輸入過載規格範圍內。
準確度
AC 振幅準確度/頻率響應
由於實際的放大器無法提供理想效能,因此增益來自輸入頻率。頻率響應表示訊號在不同頻率範圍內的振幅響應。
圖 7
範例
假設以輸入阻抗 50 Ω 與 1 Vpp 範圍的 1.25 GHz 訊號為例,以上的 AC 振幅準確度規格與圖 7 頻率響應圖可用來找出典型的準確度。圖 7 顯示 1.25 GHz 訊號的振幅約為 2 dB,準確度是 2 dB ± 0.5 dB,或為 1.5 dB 至 2.5 dB 的範圍。
AC 振幅漂移
如同 DC 漂移,由於上次校準後的溫度變化,AC 振幅可能會漂移。
範例
PXIe-5162 的振幅漂移可透過其規格文件中的方程式找出。以「AC 振幅準確度」(AC Amplitude Accuracy) 範例為例,若機板溫度現在與校準溫度相比 5 度,則 AC 振幅現在會在 1.48 dB 到 2.52 dB 的範圍內。由於 PXIe-5162 只會考量 ± 3°C 以上的溫度變化,因此 AC 振幅準確度只會變化 0.02 dB。
串音
串音是量測某個通道上的訊號對另一個通道的影響程度。在理想情況下,某個通道的訊號採集作業不應影響另一個受取訊號,但由於數位示波器中某一部分不需要進行導電、電容或電感偶合,情況也不一定如此。
範例
PXIe-5162 規格文件中的通道對通道串音表顯示,若以 50 Ω 的輸入阻抗取樣 50 MHz 的訊號,兩個通道皆設為相同輸入範圍時,通道之間的特性隔離為 -60 dB。
表 1
DC 電流
準確度決定了示波器所提供的值與實際訊號的接近程度。
範例
下方方程式顯示 PXIe-5162 規格文件中的 DC 準確度規格。下方所示為計算 0.6 V 訊號與 0 V 垂直偏移與 1 V 全幅電壓的 DC 準確度的範例。
DC 漂移
在裝置上次校準後的板件溫度超過 ±X °C 時,DC 漂移可用來找出示波器的準確度。
範例
X 會因裝置而異;PXIe-5162 的溫度是 3 °C。上方方程式顯示 PXIe-5162 規格文件中的 DC 漂移規格。下方所示為計算具有 0 V 垂直偏移、全幅電壓為 1 V 的 0.6 V 訊號 DC 漂移,以及與上一次校準相比內建溫度差距為 5 °C 的範例。
解析度
解析度是數位示波器在理想情況下最小的輸入電壓變化。解析度可以以位元 (LSB)、比例或全幅百分比表示。表 2 提供了幾個範例。
| 位元 | 解析度 | ||
|---|---|---|---|
| 8 | 1/28 | 或 | 1/256 |
| 10 | 1/210 | 或 | 1/1024 |
| 12 | 1/212 | 或 | 1/4096 |
| 14 | 1/214 | 或 | 1/16384 |
| 16 | 1/216 | 或 | 1/65536 |
表 2
解析度會限制量測的精確度。解析度 (位元數) 越高,量測結果就越精準。8 位元 ADC 可將輸入放大器的垂直範圍分割為 256 個離散準位。就 10 V 的垂直範圍而言,8 位元 ADC 無法解決小於 39 mV 的電壓差。相較之下,具有 16,384 個離散準位的 14 位元 ADC 可在理想情況下解決低於 610 μV 的電壓差。
圖 8 顯示了 3 位元與 16 位元 ADC 所量測的正弦波。
圖 8
範例
PXIe-5160 的解析度是 10 位元,因此具有 1,024 個離散準位。就 10 V 的範圍而言,此裝置可量測到低於 9.77 mV 的變化。相較之下,圖 8 的 3 位元解析度只能量測 1.25 V 的變化。
頻寬與暫態響應
AC 偶合截頻
使用 AC 偶合時,AC 偶合截頻會提供高通濾波器的 -3 dB 點。
範例
PXIe-5162 的截頻為 50 Ω 時 170 kHz,1 MΩ 時則是 17 Hz。使用 1 MΩ 輸入阻抗搭配 AC 偶合時,低於 17 Hz 的頻率會衰減超過 3 dB。
頻寬
頻寬的定義是量測訊號功率達原始訊號功率的一半。 使用電壓訊號時,-3 dB 點是量測電壓為原始電壓的 
範例
PXIe-5162 的頻寬為 50 Ω 的輸入阻抗設定是 1.5 GHz,1 MΩ 的頻寬則是 300 MHz。保證的 50 Ω 條件表示輸入訊號頻率低於 1.5GHz 時,輸入訊號不會衰減至 70.7%。圖 9 顯示特定的示波器的 -3 dB 點約為 150 MHz。
圖 9
另請參閱
頻寬限制濾波器
頻寬濾波器可用來過濾不必要的雜訊與雜訊,進而提升輸入訊號的解析度。這些濾波器可視為低通濾波器,可用來抑制與輸入訊號相關的無用高頻率內容。這些濾波器可以是類比或數位。
範例
PXIe-5162 有 2 個頻寬限制濾波器 (20 MHz 與 175 MHz)。量測 15 MHz 訊號時,會使用 20 MHz 濾波器排除不需要的高頻率。針對 150 MHz 的訊號,可使用 175 MHz 濾波器。
頻率響應
頻率響應表示訊號在不同頻率範圍內的振幅響應。此圖顯示了每個示波器的輸入頻率振幅變化。
範例
圖 10 顯示了啟用反失真濾波器後,在 50 Ω、1 Vpp 輸入範圍內,PXIe-5105 在完整頻寬下的頻率響應。
圖 10
上升/下降時間
上升/下降時間代表轉換率,也就是能量測到示波器最快的轉換。
範例
舉例來說,PXIe-5172 可量測 50 Ω 範圍內上升速度達 5.15 ns,1 MΩ 範圍內上升速度達 5.25 ns 的訊號。
另請參閱
頻譜特性
有效位元數 (ENOB)
ENOB 規格將裝置的量測或產生效能與資料轉換器常用的規格相關聯:解析度位元。大多數資料轉換器都是專為特定速度與解析度執行所設計。儀器製造商一向採用這個設計要素定義其裝置的量測解析度。沒有理想的儀器,因此效能規格會顯示裝置與理想的接近程度。ADC 可能會指定特定的位元數,但雜訊可能會增加量測的不確定性,超出這些位元理想可達到的精確度。舉例來說,14 位元 ADC 只會有 12 個可用位元:這是裝置的 ENOB。ENOB 會直接從 SINAD 進行計算,本文將於下方討論,並使用理想 ADC 雜訊與混附訊號的值,如下方方程式所示。這項計算說明裝置執行理想儀器的距離。ADC 效能會隨著高頻率失真所造成的輸入頻率增加而降低;因此,ENOB 會隨著輸入頻率增加而降低。
範例
如果在 5 V 範圍內啟用 20 MHz 濾波器,PXIe-5172 的 ENOB 為 11.8 位元。雖然是 14 位元產品,但在這些條件下,其 ENOB 為 11.8
訊噪與失真比 (SINAD)
SINAD 是訊號功率 (包含雜訊與失真功率) 與雜訊與失真功率全數的比率。相較於使用低正弦波的儀器,使用具備高正弦波的儀器可從雜訊與雜訊中辨識基本頻率。 下方方程式顯示了 SINAD 的最實用近似方式。
範例
使用 ENOB 即可計算 SINAD。使用上述 ENOB 部分中的範例與方程式,即可得出 72.796 dB 的正弦波 (SINAD)。
另請參閱
訊噪比 (SNR)
SNR 通常以 dB 為單位,即輸入訊號位準功率與雜訊功率的比率。裝置的 SNR 越大,就越能區分訊號與雜訊,尤其是輸入訊號的振幅較低時。
圖 11
範例
根據圖 11 所示的 PXIe-5162 單音頻譜,SNR 可大致達到 91 dB。
單音頻譜
單音頻譜使用純音音輸入訊號來呈現示波器的整體頻譜效能。單音頻譜可針對特定設定的頻譜特性 (例如 THD、SNR 等) 提供合適的近似資訊。
範例
圖 12 顯示 PXIe-5162 以大約 300 MHz 的輸入訊號進行測試時的單音頻譜。
圖 12
無雜波干擾動態範圍 (SFDR)
無雜訊自由動態範圍 (SFDR) 通常以 dBc 表示,是無雜訊干擾或失真基本訊號之前可用的動態範圍。基本訊號的振幅通常為 -1 dBFS。SFDR 是量測基本訊號與從 DC 至完整奈奎斯特頻寬 (取樣率的一半) 最大諧波或非諧波相關探針之間的振幅比。Spur 是指頻譜分析儀上的任何頻率分類 (或源自於高於雜訊底層之類比訊號的傅利葉轉換)。具有高 SFDR 的裝置可在較少雜訊與雜訊影響下量測訊號。
圖 13
範例
PXIe-5171 的特性 SFDR 為 -70 dBc 或以上,視濾波器、電壓範圍與輸入頻率而定。這表示最高雜訊源至少會低於基本頻率的 70 dBc。
總諧波失真 (THD)
訊號的 THD 是前五個諧波功率總和與基本頻率功率的比率。下方方程式顯示 THD 的計算結果,H 代表每個諧波的振幅,F 則是基本頻率的振幅。
範例
PXIe-5172 的 THD 為 -77 dBc,輸入頻率在 5 V 輸入範圍中為 30 MHz 以下。
另請參閱
雜訊
RMS 雜訊
所有電壓與頻率分量不存在於實際訊號或理想訊號、雜波或諧波中,但存在於訊號量測作業中,一律為雜訊。輸入訊號不但會載入需要量測的理想訊號,也包含雜訊。雜訊水平是指裝置頻率範圍內任何雜訊的振幅。RMS 雜訊代表可視輸入阻抗與輸入範圍等因素所觀察到的雜訊。示波器的 RMS 雜訊是指沒有輸入訊號而存在的雜訊,並以 50 Ω 終端器量測。
範例
針對 50 Ω 輸入阻抗與 5 V 輸入範圍配置的 PXIe-5164 RMS 雜訊為 0.030。
水平
下列章節分為兩節:範例時脈與內建時脈 (內部 VCSO)。每個章節都會列出常見的規格,以及這些規格的定義,以及在實際應用中可能使用的詳細資訊。
取樣時脈
時脈基頻率
時脈基頻是時脈使用取樣訊號的基礎。
範例
PXIe-5162 的時基頻率為 2.5 GHz。PXIe-5162 的取樣時脈來自這個 2.5 GHz 頻率。
內建時脈 (內部 VCSO)
相位雜訊
理想的震盪器具有固定週期與上升與下降時間,但實際的震盪器的這些特性各自不同。這些時脈變化稱為時域抖動,在量測輸入訊號時,可能會造成相位波動,進而在頻域中產生相位雜訊。相位雜訊以 dBc/Hz 為單位,當中的 dBc 為相關訊號的 dB 準位。
範例
圖 14 顯示 PXIe-5162 的相位雜訊圖。相位雜訊是 100 Hz 時為 -80 dBc/Hz,10 MHz 時則為約 -142 dBc/Hz。
圖 14
隨機隔行掃瞄取樣 (RIS) 率
RIS 是一種等時取樣形式,可透過結合多個觸發波形來提高重複訊號的顯著取樣率,而 RIS 則是使用此方法時可達到的取樣率。由於 2 個樣本之間隨機發生觸發時間,因此,在連續取樣時,Digitizer 會在波形中取樣不同的點。只要結合這些波形,Digitizer 的取樣率就能高達 ADC 的 25 倍。並非所有 NI 示波器皆支援 RIS。
範例
PXIe-5162 的隨機交錯取樣範圍最高可達每秒 100 GS。
另請參閱
Real-Time 取樣率
即時取樣率是輸入訊號取樣的實際速率。
範例
PXIe-5162 的即時取樣率如下:
啟用單通道: 76.299 kS/s 至 5 GS/s
啟用 2 個通道: 76.299 kS/s 至 2.5 GS/s
啟用四個通道: 76.299 kS/s 至 1.25 GS/s
時脈抖動範例
取樣時脈抖動代表與理想取樣時脈的誤差。上述相位雜訊將說明這些差。
範例
PXIe-5162 的取樣時脈抖動為 180 fs RMS,代表與理想時脈有 180 fs 的誤差。將兩個頻率之間的相位雜訊整合,即可計算出此抖動值。
基礎時脈準確度
時基準確度指的是,所產生的實際頻率與所需頻率的接近程度。準確度以 ppm (百萬零件) 或 ppb (十億零件) 為單位表示。
範例
下列方程式使用 PXIe-5162 的時基準確度,計算 1 MHz 頻率的準確度。
外部取樣/參考時脈
輸入電壓範圍設定為取樣時脈
此值表示外部取樣時脈的可接受範圍 (以 dBm 為單位),且輸入功率為 1 mW。
範例
PXIe-5162 的輸入電壓範圍為 -10 dBm 至 16 dBm;下列方程式會將此範圍轉換為 Vpp。使用此方程式,我們會發現 16 dBm 的 Vpp 值是 ~4 Vpp,因此範圍為 0.2 Vpp 到 4 Vpp。
觸發器
NI 示波器與示波器裝置及模組可支援多種觸發類型。這些裝置也支援可程式化功能介面 (PFI) 通道,可透過 PXI/PXIe 機箱背板路由數位訊號。下列為常見規格的清單,以及這些規格的定義,以及這些規格在實際應用上的方式。
空滯時間
多重記錄時,空滯時間是指數位示波器尚未取得的間隔記錄總時間。在這段期間,數位示波器將設定下一個記錄。
範例
PXIe-5172 的空滯時間是取樣時脈週期的 10 倍。如果取樣時脈週期是 4 ns,則空滯時間會是 40 ns。
數位
數位訊號的上升緣或下降緣發生數位觸發。
範例
這可能是來自 PFI 線路或 PXI 觸發線路的觸發。
邊緣
訊號若超過使用者指定的臨界值,就會發生邊緣觸發。觸發器可以是正斜線 (上升緣) 或負斜線 (下降緣),如圖 15 所示。
圖 15
磁滯
磁滯觸發器與邊緣觸發器相似,但會新增磁滯值,以防止任何錯誤的觸發。就正磁滯觸發而言,示波器會在上升邊緣超過設定臨界值時觸發,除非訊號降至低於磁滯值,否則不會在上升邊緣再次觸發。如此一來,便能避免可能高於或低於觸發臨界值的訊號出現錯誤觸發。圖 16 說明正斜線與負斜線磁滯。
圖 16
立刻
即時觸發是指數位示波器本身在透過軟體設定後所產生的觸發。這是 NI 示波器的預設值。
軟體
使用者傳送軟體指令以觸發示波器時,就會發生軟體觸發。
時間轉數位轉換解析度
此值可讓使用者了解第一次取樣時,相對於觸發發生時的時間戳記準確度。
範例
PXIe-5162 的時間轉換為 4 ps,
觸發準確度
觸發準確度指示波器觸發器啟動實際觸發值的範圍。
範例
PXIe-5162 的準確度是完整量表的 8%。如果將範圍設為 5 V,觸發準確度會在 0.4 V 以內。這表示,針對 5 V 的設定,觸發器將在 4.6 V 到 5.4 V 的範圍內啟動。
觸發延遲
觸發延遲是指觸發發生與數位示波器觸發之間的時間。若已設定觸發延遲,則在被觸發後,數位示波器會繼續針對該設定延遲進行預觸發取樣。延遲觸發作業後,就會取得觸發後樣本。
圖 17
觸發濾波器
觸發濾波器用於抑制不必要的高頻或低頻元件,以防止發生錯誤的觸發。舉例來說,可以使用低頻率觸發濾波器抑制 50 Hz 或 60 Hz 線路訊號。高頻率觸發濾波器可用來抑制高頻率內容,例如過衝與震盪。
範例
PXIe-5162 具備 150 kHz 的低頻率與高頻率拒斥濾波器,可過濾低於或高於 150 kHz 的不必要頻率。
觸發 Holdoff
觸發器阻尼 (Tigger Holdoff) 是可調整的期間,而在這期間,Digitizer 無法觸發。觸發器阻尼功能可確保 2 個參考觸發之間的最短時間。如果輸入的觸發器在已知的時間間隔,且只需要鄰近觸發器的相對較小樣本窗口,這項功能就很實用。在此情況下,設定 Holdoff 可有效率地分配內建記憶體,並避免裝置觸發輸入波形中不相關的部分。每個裝置均使用由軟體設計的內建計數器來實作此功能。暫停計數器會減少,但會忽略傳入的參考觸發。當 Holdoff 計數器達到 0 時,裝置會將自身設定為下一個參考觸發器。每個支援觸發阻尼的裝置都具備最低阻尼值,此值會列於每個裝置的規格文件中。
圖 18
觸發抖動
觸發抖動是指觸發發生時與數位示波器回應時,在 ps 為單位的可能誤差。
範例
PXIe-5172 的觸發抖動為 15 ps rms。
觸發靈敏度
觸發靈敏度是造成裝置觸發的最小電壓。
範例
PXIe-5162 的靈敏度為完整範圍的 3%。如果將範圍設為 5 V,觸發靈敏度就會是 0.15 V。
可程式化函式介面 (PFI)
VIH
VIH 為可由數位輸入解譯為「高」或「1」的最小電壓準位。
範例
PXIe-5162 的 VIH 為 2 V,也就是說,必須輸入至少 2 V,才能讓裝置讀取數位高。
VIL
VIL 是可由數位輸入解譯為「低」或「0」的最大電壓準位。
範例
PXIe-5162 的 VIL 為 0.8 V,也就是說,最多可輸入 0.8 V 的輸入,以便裝置讀取數位低。
輸出事件
準備就緒
當示波器已準備開始觸發時的觸發。
Start Trigger (Acquisition Branch)
當示波器接收啟動觸發器並開始取得最小預參考觸發樣本時的觸發。
準備參考
當示波器已準備好使用參考觸發時的觸發。
手臂參考觸發器
當示波器收到 arm 參考觸發時的觸發。
參考 (停止) 觸發
當示波器接收了參考觸發器,並將進行後參考觸發器取樣時的觸發。
紀錄結束
數位示波器完成記錄的觸發。
準備就緒
當數位示波器等待轉移至下一個記錄時的觸發。
進階觸發器
當示波器升級至下一個記錄並開始取得最小預參考觸發樣本時的觸發。
Done (結束收購)
當數位示波器已完成取樣並已完成的觸發。
TClk 規格
歪曲
這是個別模組通道之間的最大時間延遲值。
範例
使用 NI-TClk 同步化多個 PXIe-5162 示波器時,模組通道之間的最大特性延遲為 100 ps。
手動調整後歪曲
可手動延遲取樣時脈,以改善偏移。
範例
PXIe-5162 手動調整後,可將偏移降至 ≤5 ps。
時脈延遲/調整解析度範例
手動調整模組之間偏移時,可調整取樣時脈的最小增量。
範例
PXIe-5162 可逐步延遲取樣時脈 20 fs,以改善使用 NI-TClk 進行同步化的偏移。
波形規格
內建記憶體容量
數位示波器所儲存的可用記憶體。
範例
PXIe-5164 的內建記憶體容量為 1.5 GB。
最小記錄長度
記錄為樣本集合,最小記錄長度則是每記錄所能取得的最小樣本數。
範例
PXIe-5164 的最小記錄長度為 1 個樣本。
預觸發樣本數量
可在發生參考觸發時,取得的樣本數。
範例
PXIe-5164 的預觸發樣本數是 0 至 (記錄長度 - 1)。
觸發後樣本數量
參考觸發發生後可取得的樣本數。
範例
觸發後樣本數是 0,最高可達到 PXIe-5164 的記錄長度。
每記錄分配的內建記憶體
這個數字表示單一記錄在特定記錄長度下會使用的記憶體總量,在某些情況下,每個樣本的字節數量也會有所不同。
範例
表 3 顯示了內建 1.5 GB 記憶體的 PXIe-5164 幾個範例。
表 3