启用仲裁的定时FPGA VI
- 更新时间2025-05-20
- 阅读时长2分钟
并非所有的仲裁选项的执行时间都相同。如要同时访问多个同一类型的资源,必须为每个资源选择采用相同执行时间的仲裁选项。下列程序框图显示了一个可能存在定时问题的FPGA VI,实际情况取决于所选的仲裁选项。
上述程序框图中的FPGA I/O节点带有三个仲裁选项。选择始终仲裁选项时,LabVIEW对DIO0和DIO1执行同等的判定。两个判定器的执行时间相同,因此只要程序框图中的其他对象不同时请求访问DIO0或DIO1,DIO0和DIO1在平铺式顺序结构的第一个帧将同步输出。
选择仅在有多个请求方时仲裁选项时,LabVIEW将对DIO0执行判定,而不对DIO1执行判定。由于DIO0接受来自程序框图两个不同位置的访问,因此DIO0使用判定。由于DIO1仅被访问一次,因此DIO1不使用判定。DIO0的执行时间长于DIO1,因此DIO0和DIO1不支持在平铺式顺序结构的第一个帧同步输出。
如两个FPGA I/O节点均选择从不仲裁选项,LabVIEW不会执行DIO0或DIO1判定。因此DIO0和DIO1产生同步输出。此操作比较安全,因为顺序结构在没有其他程序框图对象请求同步访问DIO0的情况下,确保了对DIO0的顺序访问。