完成下列步骤在主控计算机上运行FPGA VI。

  1. 新建项目或打开现有项目。
  2. 添加FPGA终端至项目。
  3. 新建一个VI或打开FPGA终端下的现有VI。
    注： 如FPGA VI使用I/O变量，用户不能在主控计算机上执行FPGA VI。如在主控计算机的FPGA VI的程序框图上放置了一个I/O变量节点，LabVIEW将断开运行按钮。
  4. 在项目浏览器窗口，右键单击FPGA终端，从快捷菜单中选择属性。此时将显示FPGA终端属性对话框。
  5. 在类别列表中选择执行模式，显示执行模式页面。
  6. 选择下列选项之一：
    • 仿真－选择该选项时，从下拉菜单中选择使用仿真I/O或将自定义VI用于FPGA I/O。
      注： 选择仿真I/O与CLIP不兼容。
    • 仿真（实际I/O）－某些FPGA终端不支持该选项。
  7. 如在上一步中选择将自定义VI用于FPGA I/O，请指定自定义VI的路径或使用VI路径控件基于模板新建VI。LabVIEW在FPGA VI程序框图上的FPGA I/O节点、FPGA I/O属性节点或FPGA I/O方法节点执行时调用指定VI。
  8. 单击OK按钮。
  9. 在FPGA VI上单击运行按钮。
提示 在项目浏览器窗口右键单击FPGA终端，从快捷菜单中的执行模式选择某一选项。

在主控计算机上运行FPGA VI的考虑因素

主控VI可用于与在仿真模式使用仿真I/O执行的FPGA VI通信。但使用主控VI时必须考虑特定的限制。

如在单周期定时循环内包含了数字I/O资源，对应于单周期定时循环的每次计数，每个同步寄存器均将引入延迟。在某些情况下，FPGA外部的延迟可能对系统影响较大。如LabVIEW框图和FPGA间延时的精确模型对于测试应用逻辑（通过在主控计算机上运行FPGA VI）非常重要，可将用于I/O的仿真数据的延时设置为对I/O节点的调用数量，即等于同步寄存器的数量。

验证在FPGA终端编译的FPGA VI

使用测试台调试FPGA VI时，用户在开发计算机上执行FPGA VI多次。但在编译FPGA终端的FPGA VI时需考虑特殊的限制。除测试FPGA VI逻辑外，必须考虑FPGA VI是否符合全部FPGA设计的限制条件。设计的限制条件包括应用是否占用了多余可用的FPGA资源的资源，以及逻辑是否符合FPGA时钟设置的定时限制。

建议周期性编译FPGA VI，以确保FPGA VI满足所有上述条件。此外，可使用程序生成规范快捷菜单中的命令生成中间文件和预估FPGA资源的使用量。中间文件的生成在整个过程中为相对较短的过程，且通常其将大量报错。