某些FPGA中断允许通过FPGA VI生成中断以通知事件的主控VI。例如，数据已准备就绪、产生错误或任务完成。如要判定终端是否支持中断，请访问FPGA终端属性对话框的常规页面的终端信息部分。

注： 在FPGA VI的定时循环中不能使用“中断”VI。但在定时循环中可使用“设置事件发生”函数，在独立的While循环中可使用“等待事件发生”函数。然后可在While循环内使用“中断”VI，以在事件发生时生成中断。

按照下列步骤在FPGA VI中生成中断。

  1. 添加中断VI至FPGA VI的程序框图中想要生成用于主控VI中断的数据流位置。
  2. 右键单击“中断”VI的IRQ编号输入端并从快捷菜单中选择创建»常量。用户也可创建一个输入控件或连线另一个程序框图节点的输出端至“中断”VI的输入端。
  3. 在IRQ编号输入端键入要用的逻辑中断的值。逻辑中断的值用于主机区分FPGA VI中设置的多个中断。如在FPGA VI中仅设置了一个中断，可使用任意逻辑中断编号。
  4. 右键单击“中断”VI的等待前清零输入端并从快捷菜单中选择创建»常量。
  5. 如要“中断”VI等待直至主控VI确认中断，设置等待前清零布尔常量的值设置为TRUE。如不需要“中断”VI等待直至主VI确认中断，设置等待前清零布尔常量的值设置为FALSE。

关于在FPGA接口中使用中断的详细信息，见使用中断同步FPGA VI和主控VI。