系统上电时，应用可能需要FPGA终端的I/O设置为已知的值。例如，如果FPGA终端通过数字输出控制液压阀，FPGA终端必须保持关闭这些阀门，直至主控VI启动并开始控制系统。可创建一个FPGA VI并配置FPGA终端，以设置FPGA终端的上电状态。

注： 如要实现本主题涉及的技术，必须使用带有闪存的FPGA终端。

必须对FPGA VI进行编程，以便程序框图无需依赖主控VI便可设置输出状态。例如，可在顺序结构的第一个帧内放置数字和模拟输出函数。然后将余下的LabVIEW代码放在顺序结构的后续帧内，如以下程序框图中所示。然后配置FPGA VI在其被载入FPGA后立即执行。编译FPGA VI并将其下载至FPGA终端的闪存，然后配置FPGA终端在FPGA终端上电时，自动从闪存载入FPGA VI。FPGA终端上电后，FPGA VI将从闪存载入到FPGA，然后立即开始执行。FPGA VI顺序结构的第一个帧内的输出函数将设置上电输出状态。

不仅可为FPGA终端的输出创建静态上电状态，还可创建执行复杂操作的任意上电功能。例如，可根据输入状态设置输出状态，与外部设备进行串行通信等。关于默认上电状态的详细信息见指定FPGA终端的硬件文档。

注： 如上电状态后仅使用I/O资源一次，可选择从不仲裁 仲裁选项，以节省空间。