使x移动y个位数。

连线板显示该多态函数的默认数据类型。


icon

输入/输出

  • ci16.png y —

    y可以是任意数值表示法。如y大于0，函数可使x左移y位（从最低有效位至最高有效位）并在低位插入0。如y小于0，函数可按正向使x右移y位（从最高有效位至最低有效位）并在高位插入0。

  • cu32.png x —

    x可以是任意的整数表示法。如x为8、16、32或64位整数，并且y大于8、16、32或64或小于8、16、32或64，输出值全部为0。

  • iu32.png x << y —

    x << y是移位的结果，表示法与x一致。

    • FPGA模块详细信息

    下列信息适用于在FPGA VI中使用上述对象。

    注： 下列信息可能因LabVIEW FPGA模块的不同版本而有所不同。
    单周期定时循环 支持。
    Usage 逻辑移位操作移动包括有符号整数的符号位在内的所有数据位。如果要保留有符号整数的符号,请使用按2的幂缩放函数。
    定时

    在单周期定时循环内－在单周期定时循环内使用函数时，组合逻辑延时与x的位数成比例。

    在单周期定时循环外－在单周期定时循环外使用函数时，每个函数使用一个时钟周期和一个寄存器。
    资源 函数占用的FPGA资源与x的位数成比例。