하나 혹은 그 이상의 숫자, 배열, 클러스터 또는 불리언 입력에 대한 연산을 수행합니다. 함수에서 마우스 오른쪽 버튼을 클릭한 후 바로 가기 메뉴에서 모드 변경을 선택하여 연산(더하기, 곱하기, AND, OR, 또는 XOR)을 선택합니다. 숫자형 팔레트에서 이 함수를 선택할 때, 기본 모드는 더하기입니다. 불리언 팔레트에서 이 함수를 선택할 때, 기본 모드는 OR입니다.

커넥터 팬은 이 다형성 함수의 기본 데이터 타입을 디스플레이합니다.


icon

입력/출력

  • cdbl.png 값 —

    값 0..n-1은 숫자 또는 불리언 값, 숫자 또는 불리언 값의 배열, 클러스터, 클러스터의 배열 등이 될 수 있습니다.

    웨이브폼은 오직 하나의 값 입력에만 연결할 수 있습니다. 입력이 웨이브폼인 경우, 다양한 크기의 스칼라 입력의 무한한 개수를 가질 수 있습니다. 값이 에러 클러스터인 경우, 에러 클러스터의 상태 파라미터만 입력 터미널에 전달됩니다.

  • cdbl.png 값 —

  • idbl.png 결과 —

    결과는 값 0..n-1에 적용하기 위해 선택한 작업의 결과를 반환합니다. AND, OR, XOR 에 대해서, 결과는 숫자 입력에는 비트 연산을, 불리언 입력에는 논리 연산을 반환합니다.

    • 입력에서 마우스 오른쪽 버튼을 클릭한 후 바로 가기 메뉴에서 입력 추가를 선택하거나 함수의 크기를 조정하여 노드에 입력을 추가합니다.

    개별 터미널에서 마우스 오른쪽 버튼을 클릭한 후 바로 가기 메뉴에서 반전을 선택하여 이 함수의 입력 또는 출력을 반전할 수 있습니다. 더하기에서는, 반전을 선택하여 입력 혹은 출력을 음수화합니다. 곱하기에서는, 반전을 선택하여 입력의 역수를 사용하거나 출력의 역수를 생성합니다. AND, OR, 또는 XOR에서는, 반전을 선택하여 정수 입력 또는 출력을 비트 단위로 보수화하거나 논리적으로 입력 또는 출력을 음수화합니다.

    3개 혹은 그 이상의 값에 대해 XOR 연산을 수행하기 위해서 복합 연산 함수를 사용할 때, 복합 연산 함수는 입력의 첫번째 쌍에 대해 XOR 연산을 수행하고, 그 후에는 모든 입력이 처리될 때까지 첫번째 쌍의 입력과 다음 입력의 결과에 대해 XOR 연산을 수행합니다.

    노트 이 함수를 고정소수점 수와 함께 사용할 수 없습니다. 고정 소수점 수를 이 함수에 연결하는 경우, VI 실행 버튼이 깨져서 나타납니다.

    FPGA 모듈 세부사항

    다음 세부사항은 FPGA VI에서 이 객체를 사용할 때 적용됩니다.

    노트 다음 세부사항은 각 LabVIEW FPGA Module 버전에 따라 변경될 수 있습니다.
    Single-Cycle Timed 루프 지원함.
    Usage

    이 함수를 단정도 부동소수 데이터 타입과 함께 사용하는 경우,단정도 부동소수 데이터 타입 사용하기 FPGA 설계에서 사용할 데이터 타입 결정하기에서는 리소스 사용, 지연 시간 및 단일 사이클 Timed 루프 지원의 의미에 대해 설명합니다.

    FPGA VI에서 사용될 때, [복합 연산] 함수는 부동소수 연산에 대해 다른 결과를 반환할 수 있습니다. 이 함수는 호스트 컴퓨터에서 사용될 때와는 다른 순서로 연산을 실행하기 때문입니다.
    타이밍 단일 사이클 Timed 루프 안에 놓을 때, 조합 로직 지연은 입력 개수에 로그적으로 비례합니다.
    리소스 이 함수는 입력 개수N에 비례하여 FPGA 리소스를 사용합니다. 각 작업은 전용 하드웨어를 받으며 전체 작업 수는 항상N-1입니다.