불리언 거짓 또는 참 값을 각각 16비트 정수인 0 또는 1의 값으로 변환합니다.


icon

입력/출력

  • cbool.png 불리언 —

    불리언은 스칼라, 배열, 불리언 값의 클러스터, 불리언 값의 클러스터 배열 등이 될 수 있습니다. 불리언이 에러 클러스터인 경우, 에러 클러스터의 상태 파라미터만 입력 터미널에 전달됩니다.

  • ii16.png 0, 1 —

    0, 1은 불리언이 거짓인 경우에는 0, 불리언이 참인 경우에는 1입니다.

    • FPGA 모듈 세부사항

    다음 세부사항은 FPGA VI에서 이 객체를 사용할 때 적용됩니다.

    노트 다음 세부사항은 각 LabVIEW FPGA Module 버전에 따라 변경될 수 있습니다.
    Single-Cycle Timed 루프 지원함.
    Usage 이 함수를 단정도 부동소수 데이터 타입과 함께 사용하는 경우,단정도 부동소수 데이터 타입 사용하기 FPGA 설계에서 사용할 데이터 타입 결정하기에서는 리소스 사용, 지연 시간 및 단일 사이클 Timed 루프 지원의 의미에 대해 설명합니다.
    타이밍 변환 함수는 내부 레지스터를 포함하지 않기 때문에 클럭 사이클을 실행할 필요가 없습니다. 변환 함수를 고정 소수점 데이터 타입과 함께 사용하는 경우,오버플로우 및 반올림 모드는 타이밍에 영향을 미칠 수 있습니다.
    리소스 변환 함수는 순수하게 와이어 연결 작업을 수행하기 때문에 FPGA 리소스를 사용하지 않습니다. 변환 함수를 고정 소수점 데이터 타입과 함께 사용하는 경우,오버플로우 및 반올림 모드는 리소스에 영향을 미칠 수 있습니다.