名前制御器を使用して、異なるI/O、クロック、レジスタ、メモリ、FIFO、またはハンドシェイクリソースで再利用可能なサブVIを作成します。名前制御器は再入可能FPGAサブVIのみで使用できます。

メモ FPGA名前制御器は名前制御器パレットにあります。FPGAモジュールには、各FPGA名前制御器のブロックダイアグラム定数も含まれます。

以下の手順に従って、FPGA I/O、クロック、レジスタ、メモリ、またはFIFOリソースの受け入れをサブVIで有効にします。

  1. サブVIのブロックダイアグラム上にFPGA I/Oノード、レジスタメソッドノード、メモリメソッドノード、FIFOメソッドノード、またはハンドシェイクメソッドノードを配置します。FIFOクロックを選択するには、サブVIのブロックダイアグラム上にシングルサイクルタイミングループを配置します。
  2. FPGA I/O入力、レジスタ入力、メモリ入力、FIFO入力、ハンドシェイク入力、またはソース名入力端子を右クリックして、作成→制御器を選択します。
  3. サブVIのコネクタペーン端子にI/O、レジスタ、メモリ、FIFO、ハンドシェイク、またはクロック制御器を割り当てます。

サブVIにI/O、クロック、レジスタ項目、メモリ項目、FIFO、またはハンドシェイク項目を渡す

以下のブロックダイアグラムは、メモリメソッドノードに配線されているMemoryControl.viとメモリ制御器のメモリ入力を示しています。

以下のブロックダイアグラムは、リファレンスサブVIとしてのMemoryControl.viを示しています。VI定義メモリ構成ノードによって、下の呼び出し先VIで使用するメモリ項目が指定されることに注意してください。この設計を使用すると、MemoryControl.viで別のメモリ項目を実行したい場合、VI定義メモリ構成ノードを使用してメモリ入力が参照する項目を変更するだけでよいことになります。

FPGA名前制御器に関する制約

FPGA I/O、cRIO I/O、メモリ、FIFO、ハンドシェイク、およびクロック制御器には以下の制限が適用されます。

  • FPGA VIをプログラムしている場合にのみFPGA名前制御器の値を変更できます。FPGA VIを開発コンピュータ上で実行している場合や、対話式フロントパネル通信を使用している場合、値を変更することはできません。
  • FPGA名前制御器はFPGAターゲットの下でVIをプログラムしている場合のみ利用可能です。FPGA名前制御器はホストVIをプログラムしている場合は利用できません。
  • FPGA名前制御器を、他のFPGA名前制御器や、オカーレンスrefnum、およびその他のデータタイプとクラスタにバンドルすることができます。ただし、トップレベルFPGA VIのフロントパネル上にこのようなクラスタを持つことはできません。この場合、FPGA VIのコンパイル時にエラーが発生します。