ホストコンピュータでFPGA VIを実行するには、以下の手順に従ってください。

  1. 新規プロジェクトを作成するか、既存プロジェクトを開きます。
  2. プロジェクトにFPGAターゲットを追加します。
  3. 新規VIを作成するか、FPGAターゲットの下にある既存のVIを開きます。
    メモ FPGA VIがI/O変数を使用する場合、ホストコンピュータでFPGAを実行できません。ホストコンピュータのFPGA VIのブロックダイアグラムにI/O変数ノードを配置すると、LabVIEWの実行ボタンが壊れます。
  4. プロジェクトエクスプローラウィンドウでFPGAターゲットを右クリックして、ショートカットメニューからプロパティを選択します。FPGAターゲットプロパティダイアログボックスが表示されます。
  5. カテゴリリストから実行モードを選択して実行モードページを開きます。
  6. 以下のいずれかのオプションを選択します。
    • シミュレーション—このオプションを選択した場合、プルダウンメニューからシミュレーションI/Oを使用またはFPGA I/Oの代わりにカスタムVIを使用のいずれかを選択します。
      メモ シミュレーションI/Oを使用はCLIPと互換性がありません。
    • 実際のI/Oを使用したシミュレーション―このオプションは一部のFPGAターゲットではサポートされていません。
  7. 前の手順でFPGA I/Oの代わりにカスタムVIを使用を選択した場合、VIパス制御器を使用してカスタムVIのパスを指定、またはテンプレートから新規VIを作成します。このVIは、FPGA VIのブロックダイアグラムでFPGA I/Oノード、FPGA I/Oプロパティノード、FPGA I/Oメソッドノードが実行されるたびに呼び出されます。
  8. OKボタンをクリックします。
  9. 実行ボタンをクリックしてFPGA VIを実行します。
ヒント  FPGA VIの実行場所は、プロジェクトエクスプローラウィンドウでFPGAターゲットを右クリックして実行モードを選択ショートカットメニューからオプションを1つを選択します。

FPGA VIをホストコンピュータで実行する際の注意事項

ホストVIを使用して、シミュレーションI/Oでシミュレーションモードで実行中のFPGA VIと通信することができます。ただし、ホストVIを使用する際は、注意事項を守ってください。

DIOリソースをシングルサイクルタイミングループに含めると、シングルサイクルタイミングループの1回の反復に相当する遅延が各同期レジスタで発生します。場合によっては、FPGAの外部の遅延がそのシステムで大きな影響を与えることもあります。FPGA VIをホストコンピュータで実行して、アプリケーションの論理をテストする上でLabVIEWダイアグラムとFPGA間の遅延の正確なモデルが重要な場合、I/Oのシミュレーションデータは同期レジスタと同数であるI/Oノードへのコールの数だけ遅延します。

FPGA用にFPGA VIがコンパイルされることを確認する

テストベンチを使用してFPGA VIをデバッグする場合、ホストコンピュータでFPGA VIを数回実行します。ただし、FPGA VIをFPGAターゲット用にコンパイルする際は特に注意するべき事項があります。FPGA VIの論理をテストする他に、FPGA VIがFPGA VIの設計に適用される制約に沿ってコンパイルされているかどうかを検討する必要があります。設計の制約には、利用可能な量を上回るFPGAリソースをアプリケーションが使用するかどうかや、論理がFPGAクロックに設定されるタイミング制約を満たすかどうかが含まれます。

FPGA VIを定期的にコンパイルして、FPGA VIがこれらすべての要件を満たしているかどうかを確認することを、NIは推奨します。さらに、ビルド仕様のショートカットメニューにあるコマンドを使用すると、中間ファイルを生成したり、FPGAリソースの使用量を見積もることができます。中間ファイルの生成手順は比較的短く、コンパイルエラー発生有無の確認に役立ちます。