FPGA数学&解析パレットのフィルタ処理VIを使用して、FPGA I/Oをフィルタ処理します。デフォルトでは、FPGAフィルタ処理VIは、単一入力チャンネルを受け入れます。ただし、フィルタ処理VIの構成ダイアログボックスのチャンネル数オプションを使用して、複数の入力チャンネル用のVIを構成することができます。以下のフィルタ処理VIは複数の入力チャンネルをサポートします。

  • バタワースフィルタ
  • ノッチフィルタ
  • 有理リサンプラー

複数入力チャンネル用にFPGAフィルタVIを構成する場合、各入力チャンネルをフィルタVIに連続して送信する必要があります。以下の図に示すように、入力チャンネルを配列にバンドルし、Forループを使用してフィルタVIが各入力チャンネルを連続して受信するように構成します。

上記のブロックダイアグラムでは、4つのアナログ入力信号がバタワースフィルタおよびノッチフィルタを通過します。スループットを最大限にするために、VIはフィードバックノードを使用して、パイプラインを作成します。

メモ 一部のFPGAターゲットは、複数入力チャンネルから連続してデータを提供するIOサンプルメソッドをサポートしています。ターゲットがこのIOサンプルメソッドをサポートしている場合、入力チャンネルを配列にバンドルする必要はありません。その代わり、IOサンプルメソッドで構成したFPGA I/OメソッドノードをForループの内側に追加します。

複数のチャンネルをサポートするいくつかのフィルタ処理VIは、複数のチャンネルでのハンドシェイクもサポートします。