DMAアプリケーションでホストVIがデータを読み取るように設計する

以下の1つまたはそれ以上の状況が発生しているアプリケーション

• FPGAはデータを不明のレートで集録します。
• たとえば、ハードウェアデバイスが不明または不規則な間隔で集録をトリガするなど、データ収集がいつ開始されるか分かりません。
• 他のタスクを実行する前にバッファからすべてのデータを読み取る必要があります。

• 最も簡単なプログラミングデザインです。
• データスループットはいずれのポーリングデザインでよりも高くなります。

• ホストVIは要素数の全体を読み取るか、何も読み取らないかのいずれかです。この数を「メソッドをインボーク」関数のFIFO.読み取りメソッドに配線します。
• 一部のターゲットでは、ホストVIは要素数になるのを待つ間、ほかのタスクを実行できません。これらのターゲットでは、リアルタイムシステム上でホストVIを実行している場合、ホストデスクトップシステムからリアルシステムへ一時的にアクセスできなくなる可能性があります。DMA制約については、ターゲットハードウェアのドキュメントを参照してください。

• データの読み取りにもっと時間がかかります。
• データスループットが低くなる可能性があります。

アプリケーションでは、続行する前に固定の既知量のデータを読み取る必要がありますが、データが利用可能になるのを待つ間に他のタスクを完了しなければいけません。たとえば、1024の要素を1つのフレームのデータとして処理し、他のターゲットにもコマンドを送信する必要があるアプリケーションについて考えてみます。固定ポーリングデザインはデータが利用可能になるとバッファからデータを読み取りますが、データが利用可能でないときに必要なコマンドを送信します。

このデザインは、FPGAがデータを不明または不規則なレートで集録する際にも役立ちます。

• ホストVIは要素数の全体を読み取るか、何も読み取らないかのいずれかです。この数を「メソッドをインボーク」関数のFIFO.読み取りメソッドに配線します。
• ブロック設計との比較:
  • データの読み取りにもっと時間がかかります。
  • データスループットが低くなる可能性があります。