アプリケーションでは、FPGAターゲットのI/Oが電源投入時に既知の値に設定されている必要がある場合があります。たとえば、FPGAターゲットがデジタル出力で水力値を制御する場合、FPGAターゲットではホストVIが起動し、システムの制御を開始するまでバルブがOFFである必要があります。FPGA VIのプログラムで、FPGAターゲットの電源投入時の状態を設定することができます。

メモ このトピックに記載される手法を実行するには、フラッシュメモリを搭載したFPGAターゲットを使用する必要があります。

FPGA VIのプログラムには、ホストVIに依存せずに出力状態を設定させる必要があります。たとえば、デジタルおよびアナログ出力関数をシーケンスストラクチャの1番目のフレームに配置することができます。残りのLabVIEWコードを、以下のブロックダイアグラムに示すように、シーケンスストラクチャの次のフレームに配置します。そして、FPGA VIがFPGAにロードされると直ちに実行を開始するように構成します。FPGA VIをFPGAターゲットのフラッシュメモリにコンパイルおよびダウンロードし、FPGAターゲットの起動時にフラッシュメモリからFPGA VIを自動的にロードするようにFPGAターゲットを構成します。FPGAターゲットが起動すると、FPGA VIはフラッシュメモリからFPGAにロードされ、FPGA VIは直ちに実行を開始します。FPGA VIのシーケンスストラクチャの1番目のフレームの出力関数は、電源投入時の出力状態を設定します。

FPGAターゲットの出力は、静的な電源投入時の状態以外にすることも可能です。複雑な動作を実行する任意の電源投入機能を作成することができます。たとえば、入力状態に基づいて出力を設定したり、外部デバイスとのシリアル通信を利用することなどができます。デフォルトの電源投入時の状態については、特定のFPGAターゲットのハードウェアドキュメントを参照してください。

メモ 電源投入後I/Oリソースを一度しか使用しない場合は、アービトレーションオプションとしてアービトレーションなしを選択して、スペースを節約することが可能です。