入力値から1を引きます。

コネクタペーンには、この多態性関数のデフォルトのデータタイプが表示されます。


icon

入力/出力

  • cdbl.png x

    xは入力値を指定します。

    この入力には以下のデータタイプを使用できます。

    • タイムスタンプ
    • アナログ波形

    この入力には、以下のデータタイプの配列またはクラスタの配列も使用できます。

  • idbl.png x-1

    x-1は、x-1の結果です。入力がタイムスタンプ値の場合、この関数は時間を1秒ずつ減分します。入力が列挙体の値の場合、この関数は最初の列挙値を最後の列挙値に減分します。

    メモ この関数を、指定したタイプのデータを出力するように手動で構成できます。出力データタイプを指定するには、関数を右クリックして、プロパティを選択してオブジェクトプロパティダイアログボックスを表示します。出力構成ページで表記法アイコンをクリックして、目的のデータタイプを選択します。出力データタイプが構成されていることを示すために、関数の出力端子に青い強制ドットが表示されます。
  • FPGAモジュールの詳細

    以下の説明は、このオブジェクトをFPGA VIで使用する場合に適用されます。

    メモ 以下の詳細は、LabVIEW FPGAモジュールのバージョンごとに変更される場合があります。
    シングルサイクルタイミングループ サポートあり
    Usage この関数を単精度浮動小数点データタイプと使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートへの影響については、 単精度浮動小数点データタイプを使用 するおよび FPGA設計で使用するデータタイプを決定する トピックを参照してください。
    タイミング

    シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延はxのビット数に比例します。

    シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。

    この関数で固定小数点データタイプを使用する場合、オーバーフローモードと丸め込みモードによってタイミングが影響を受ける可能性があります。

    リソース この関数は、xのビット数に比例するFPGAリソースを必要とします。この関数で固定小数点データタイプを使用する場合、オーバーフローモードと丸め込みモードによってリソースが影響を受ける可能性があります。

    サンプルプログラム

    LabVIEWに含まれている以下のサンプルファイルを参照してください。

    • labview\examples\Numerics\Numeric Functions.vi