ブール配列内のすべての要素がTRUEであるか、ブール配列が空の場合、TRUEを返します。それ以外の場合は、この関数はFALSEを返します。この関数は、任意のサイズの配列を受け入れますが、ブール配列のすべての値に基づいて単一の値のみを返します。

コネクタペーンには、この多態性関数のデフォルトのデータタイプが表示されます。


icon

入力/出力

  • c1dbool.png ブール配列 —

    ブール配列には任意の次元数が可能です。

  • ibool.png 論理積 (AND) —

    論理積 (AND) は、ブール配列のすべての要素がTRUEかどうかを示します。

    • FPGAモジュールの詳細

    以下の説明は、このオブジェクトをFPGA VIで使用する場合に適用されます。

    メモ 以下の詳細は、LabVIEW FPGAモジュールのバージョンごとに変更される場合があります。
    シングルサイクルタイミングループ サポートあり
    Usage 時間とリソースをできるだけ効率化するために、ブール関数はシングルサイクルタイミングループ内に配置してください。
    タイミング

    シングルサイクルタイミングループの内側―ブール関数をシングルサイクルタイミングループ内で使用すると、ブール演算が発生するたびにシングルサイクルタイミングループの組み合わせ論理に若干遅延が発生します。

    シングルサイクルタイミングループの外側―ブール関数をシングルサイクルタイミングループの外側で使用すると、各ブール演算に1クロックサイクルが必要となります。
    リソース ブール関数は、入力に大規模な配列が配線された場合に限り、大量のFPGAリソースを消費します。FPGAリソースを節約するために、配列を制限することを検討してください。