Negiert die Eingangswerte. Wenn x FALSE ist, gibt die Funktion TRUE aus. Wenn x TRUE ist, gibt die Funktion FALSE aus.

Hinweis Zahlen werden bitweise verarbeitet.

Die Standarddatentypen für diese polymorphe Funktion sind im Anschlussfeld dargestellt.


icon

Ein-/Ausgänge

  • cbool.png x

    x kann beispielsweise ein skalarer boolescher Wert, ein Cluster aus booleschen Werten oder ein Array aus Clustern boolescher Werte sein. Wenn x ein Fehler-Cluster ist, wird nur der Status-Parameter des Fehler-Clusters an den Eingangsanschluss übergeben.

  • ibool.png NICHT x?

    NICHT x? ist die logische Negation von x.

  • Wahrheitstabelle

    xNICHT x?
    FT
    TF

    Details zum FPGA-Modul

    Die folgenden Details gelten, wenn Sie dieses Objekt in einem FPGA-VI verwenden.

    Hinweis Die folgenden Details können sich mit jeder Version des LabVIEW FPGA Modules ändern.
    SCTL (Single-Cycle Timed Loop) Unterstützt.
    Verwendung Verwenden Sie für maximale Zeit- und Ressourceneffizienz boolesche Funktionen in einer SCTL.
    Timing

    In Single-Cycle Timed Loop--Wenn Sie boolesche Funktionen in einer Single-Cycle Timed Loop verwenden, trägt jede boolesche Operation geringfügig zur kombinatorischen Verzögerung der Single-Cycle Timed Loop bei.

    Außerhalb einer SCTL--Wenn Sie boolesche Funktionen außerhalb einer SCTL verwenden, erfordert jede boolesche Operation eine Taktperiode.

    Ressourcen Boolesche Funktionen verbrauchen nur dann erhebliche FPGA-Ressourcen, wenn Sie ein großes Array mit dem Eingang verbinden. Sie sollten Arrays begrenzen, um FPGA-Ressourcen zu schonen.

    Beispiele

    Die folgenden Beispieldateien sind in LabVIEW enthalten.

    • labview\examples\Booleans\Boolean Functions.vi