3​次元​IC​向け​大規模・​微細​マイクロ​バンプ​の​プロービング

Ferenc Fodor, imec vzw

"エンジニア​の​間​では​マイクロ​バンプ​の​プロービング​は​不可能​と​さ​れ​て​き​ま​した。​配列​の​規模​が​巨大​すぎる​こと、​ピッチ​が​微小​すぎる​こと​が​その​理由​です。​Imec​の​ソリューション​は​NI​の​半導体​テスト​システム​を​使用​し​て、​アド​バン​スト​テスト​ウ​ェ​ハ​で​多​配列、​ファ​イン​ピッチ​の​マイクロ​バンプ​向け​の​プロービング​技術​を​評価​する​ため​の​自動​テスト​システム​です。"

- Ferenc Fodor, imec vzw

課題:

積層された​3​次元​IC​の​歩留まり​を​高める​ため​に、​ダイ​の​プ​リボン​ド​テスト​を​行う。​これ​に​必要​な​相互​接続​マイクロ​バンプ​の​プロービング​技術​を​確立​する。

ソリューション:

NI​の​PXI​計測​器​と​半導体​テスト​システム​(STS)​を​使用​し​て、​多​配列、​ファ​イン​ピッチ​マイクロ​バンプ​向け​の​プロービング​技術​を​評価​する​ため​の​自動​テスト​システム​を​構築​する。

作成​者:

Ferenc Fodor - imec vzw
​Bart De Wachter - imec vzw
​Erik Jan Marinissen - imec vzw
​Jörg Kiesewetter - Cascade Microtech, a FormFactor company
​Ken Smith - Cascade Microtech, a FormFactor company

 

世界​を​席巻​する​3​次元​積層​IC

3​次元​積層​IC(3D-​SIC)​技術​は、​ほぼ​全て​の​半導体​企業​が​3D-​SIC​製品​を​発売・​発表​し​て​いるか、​または​秘密​裏​に​製品​を​開発​し​て​いる​状況​まで​進展​し​てい​ます。​3D-​SIC​パッケージ​では、​複数​の​チップ​ダイ​が​縦​方向​に​積み​重​な​って​高密度​集積​を​実現​し​て​おり、​異種​技術​を​単一​パッケージ​内​に​統合​できる​ほか、​超​小型​で​あり​ながら​性能、​電力、​コスト​面​で​大きな​メリット​が​得​ら​れ​ます。

 

積層​IC​で​の​課題​として、​積層​さ​れ​た​パッケージ​の​歩留まり​を​いかに​高​く​維持​する​か​が​挙​げ​ら​れ​ます。​パッケージ​の​歩留まり​を​高める​に​は、​それぞれ​の​ダイ​を​積層​する​前​に​ダイ​単体​で​テスト​する​必要​が​あり​ます。​この​テスト​は、​積層​さ​れる​ダイ​の​間​を​相互​に​接続​する​マイクロ​バンプ​を通じて​行う​こと​となり​ます。​しかし、​3​D-​SIC​に​携わる​エンジニア​達​の​間​では、​マイクロ​バンプ​の​プロービング​は​不可能​と​さ​れ​て​き​ま​した。​配列​の​規模​が​巨大​すぎる​こと​(1,000​以上)、​ピッチ​が​微小​すぎる​こと​(40 µm​以下)​が​その​理由​です。​Imec​が​開発​した​ソリューション​は、​NI​の​半導体​テスト​システム​(STS)​を​使用​し​て、​アド​バン​スト​テスト​ウ​ェ​ハ​で​多​配列、​ファ​イン​ピッチ​の​マイクロ​バンプ​向け​の​プロービング​技術​を​評価​する​ため​の​自動​テスト​システム​です。

 

Imec​は、​ナノ​エレクトロニクス​と​デジタル技術​で​世界​を​リード​する​研究​開発​センター​です。​ベルギー​の​ルーヴェン​近郊​を​本拠地​として​おり、​3,500​名​の​研究員​が​所属​し​てい​ます。​Imec​では、​200 mm​および​300 mm​ウェハファブ​を​含む​最先端​の​設備​を​擁​し​て​おり、​世界​の​半導体​企業​の​上位​10​社​の​うち​8​社​を​含む​様々​な​企業​と​と​共同​で​研究​開発​を​行​って​い​ます。​Imec​の​3D​システム​統合​に関する​研究​プログラム​も​産業​連携​プログラム​の​ひとつ​です、​この​プログラム​では、​Imec​の​スタッフ​が​産業​界​の​パートナー、​主力​サプライヤ、​先進​的​な​学術​パートナー​から​派遣​さ​れ​た​エンジニア​とともに、​技術革新​を​目指​し​て​基礎​研究​開発​を​進​め​てい​ます。

 

Imec​は、​10​年​以上​にわたり、​次​の​よう​な​研究​を通じて​3D-​SIC​分野​に​貢献​し​てい​ます。
​・​シリコン​基板​の​裏側​へ​の​電気​接続​を​可能​に​する​シリコン​貫通​電極​(TSV)
​・​高密度​な​マイクロ​バンプ​を​介​した​積層​ダイ​間​の​相互​接続
​・​ウェハ​の​薄​化、​ボンディング、​デ​ボンディング
​・​ダイ​同士、​ダイ-​ウェハ、​ウェハ​同士​など、​様々​な​積層​アプローチ
​また​Imec​は、​数々​の​テスト​チップ​における​シミュレーション​や​実際​の​計測​を通じて、​3D-​SIC​の​アーキテクチャ、​設計、​製造、​テスト、​信頼​性、​熱​設計​を​研究​してき​ま​した。

 


3D-​SIC​マイクロ​バンプ​の​プロービング​実施​の​課題

半導体​製造​は​多く​の​微細​加工​を​伴う、​不具合​が​つきもの​です。​この​ため、​全数​の​IC​に対して​電気​テスト​を​実施​し​て、​不具合​の​ある​製品​を​取り​除​き、​製品​の​品質​を​保証​する​必要​が​あり​ます。​これ​は、​複雑​な​ダイ​構造​を​伴​い​がち​な​3D-​SIC​に​も​当て​は​まり​ます。​したがって、​現時点​で​最先端​の​テスト​設備​と​テスト​容易​化​設計​の​アプローチ​によって​試験​を​行う​必要​が​あり​ます。

 

また​テスト​では、​3D-​SIC​積層​プロセス​ならでは​の​課題​も​少​なく​ありま​せん。​例えば、​積層​の​前​に​ダイ​の​テスト​を​行う​こと​です。​この​テスト​は、​最終​パッケージ​の​歩留まり​を​許容​範囲​に​維持​する​とともに、​積層​中​の​1​つ​の​不良​ダイ​により​他の​優良​ダイ​を​無駄​に​しない​ため​に​も​欠​か​せ​ま​せん。

 

積層​中​の​最低​面​以外​の​ダイ​は、​大規模​かつ​微細​な​アレイ​状​の​マイクロ​バンプ​により​アクセス​が​可能​に​な​って​い​ます​が、​この​マイクロ​バンプ​は​従来​の​プローブ​技術​に​は​密度​が​高​すぎ​ます。​積層​前​の​ダイ​に対して​行う​プ​リボン​ド​テスト​を​実施​可能​に​する​一般​的​な​手法​は、​これらの​ダイ​に​専用​の​プ​リボン​ド​プ​ローブ​パッド​を​装備​する​こと​です​[1]​[2]​[3]。​しかしながら、​この​手法​に​は、​テスト​の​所要​時間​の​増大、​相互​接続​性能​の​低下​といった​短所​が​あり​ます。​プ​リボン​ド​プ​ローブ​パッド​を​用いる​手法​に​伴う​課題​を​克服​する​ため​に、​Imec​は​主力​パートナー​とともに​マイクロ​バンプ​上​で​の​直接​プロービング​という、​今まで​不可能​と​考え​ら​れ​てい​た​こと​を​可能​に​する​作業​に​着手​しま​した。

 

最先端​の​マイクロ​バンプ​は、​以下​の​よう​な​仕様​と​な​って​い​ます​(図​2​を​参照)。
​• ボトム​側​バンプ: Cu、​直径​25 µm
​• トップ​側​バンプ: Cu/​Ni/​Sn、​直径​15 µm

 

 

 

 



​プ​ローブ​ターゲット​の​例​として、​Wide I/​O Single Data Rate DRAM (‘WIO1’)​に​対応​する​JEDEC​の​JESD-229​標準​[4]​を​使用​しま​した。​これ​は​以下​の​マイクロ​バンプ​の​配列​を​規定​する​もの​です​(図​3​を​参照)。
​• 50 x 6(= 300)​バンプ​の​バンク​4​つ、​合計​1,200​の​マイクロ​バンプ
​• マイクロ​バンプ​の​ピッチ: 水平​方向​50 μm、​垂直​方向​40 μm
​• バンク​間​の​ギャップ: 水平​方向​で​6​列、​垂直​方向​で​2行

 

 



​この​よう​な​マイクロ​バンプ​アレイ​で​の​プローブ​の​課題​に​は、​以下​の​よう​な​点​が​挙​げ​ら​れ​ます。
​1.​大規模​な​アレイ​構造​の​マイクロ​バンプ​に​合わせ​て、​テスト​システム​に​十分​な​数​の​計測​チャンネル​を​用意​する。
​1,200​チャンネル​を​ともなう​テスト​システム​は、​通常​は​高価​な​もの​です。​その​よう​な​多く​の​チャンネル​を​含む​ソフト​ドッキング​ケーブル​インタフェース​では、​接続​と​維持​が​ほぼ​不可能​です。
​2. 全て​の​プローブ​先端​を​マイクロ​バンプ​上​に​着地​させる。
​アド​バン​スト​プ​ローブ​カード​は​シー​スルー​では​ない​ため、​下向き​カメラ​から​の​マイクロ​バンプ​画像​と​上向き​カメラ​から​の​プローブ​先端​画像​を​ソフトウェア​的​に​重ねる​こと​で​プローブ​先端​の​着地​位置​を​決め​られる、​高度​な​プ​ローブ​ステーション​が​必要​に​なり​ます。​また、​プローブ​先端​の​配置​精度​と、​プ​ローブ​ステージ​の​位置​精度​の​双方​を​十分​な​もの​に​する​必要​が​あり​ます。​最小​の​マイクロ​バンプ​では​半径​が​7.5 μm​しか​なく、​ミクロン​単位​の​精度​が​求め​ら​れ​ます。​加​えて、​室温​で​の​テスト​で​あっ​て​も、​熱​安定性​の​高い​プ​ローブ​チャン​バー​が​必要​です。
​3.​プローブ​先端​と​マイクロ​バンプ​間​で​適切​な​電気​接点​を​確立​する。
​プローブ​接点​の​品質​は、​接点​抵抗​Rc(Ω​単位)​により​表​さ​れ​ます。​Rc​は​マイクロ​バンプ​の​金属​性質​や​プローブ​先端​の​形状​と​材質​によって​左右​さ​れる​だけ​で​なく、​プ​ローブ​ステーション​が​ウェハ​を​プローブ​先端​に対して​押しつける​力​の​量​(オーバー​トラベル)​や、​プローブ​先端​の​清浄​度​によって​も​左右​さ​れ​ます。​この​ため、​プ​ローブ​ステーション​を​稼働​中​に、​ウェハチャック​の​オーバー​トラベル、​および​自動​先端​洗浄​の​プロセス​や​頻度​を​慎重​に​考慮​する​必要​が​あり​ます。​これらの​検討​事項​は、​プローブ​先端​の​寿命​に​も​大​きく​影響​し​ます。
​4.​プローブマーク​が​生じる​場合、​それ​が​積層​の​相互​接続​の​歩留まり​に​悪影響​を​与​え​ない​こと。
​マイクロ​バンプ​の​主​な​機能​は、​積層化された​2​つ​の​ダイ​間​で​信頼​できる​電気​接続​を​確立​する​こと​です。​プローブ​先端​により​生じる​マーク​(針​痕)​によって、​相互​接続​の​積層​歩留まり​が​低下​し​て​は​なり​ま​せん。​この​ため、​プローブマーク​が​回避​でき​ない​場合​は​なるべく​影響​の​少ない​形状​と​なる​よう​に​する​か、​または、​Sn​バンプ​の​場合​で​あれ​ば​リ​フロー​プロセス​によって​消去​可能​に​する​必要​が​あり​ます。
​5. 手法​が​経済​的​に​実現​可能​で​ある​こと。
​プ​リボン​ド​テスト​は​コスト​の​制約​を​受け​ます。​プ​リボン​ド​テスト​を​スキップ​する​こと​による​ダイ​の​歩留まり​劣化​により​生じる​コスト​より​も、​プ​リボン​ド​テスト​実行​の​コスト​が​高​く​ついては​意味​が​ありま​せん。​また、​プローブカード​は​消耗品​です。​マイクロ​バンプ​の​プロービング​に​必要​な​アド​バン​スト​プ​ローブ​カード​の​価格​が​あまりに​高額​で​あっ​て​は​なり​ま​せん。

 

NI​の​協力​で​マイクロ​バンプ​の​プロービング​の​可能性​を​示す

これらの​課題​に​対処​する​ため、​私​たち​は​プローブカード​の​有力​サプライヤ​企業​で​ある​Cascade Microtech(米国​オレゴン​州)​と​提携​し、​同社​の​Pyramid® Rocking Beam Interposer(RBI)​アド​バン​スト​プ​ローブ​カード​の​試​作品​を​取得​しま​した​(図​4a​参照)。​この​プローブカード​は​特定​の​IC​設計​専用​の​プローブコア​を​備え、​コア​に​は​MEMS​タイプ​の​プローブ​先端​を​持つ​薄膜​が​含​まれ​てい​ます​(図​4b​参照)。​また、​プローブコア​は​1,200​を​超える​コア​I/​O​を​サポート​し、​WIO1​に​は​十分​です。​そして、​RBI​プローブ​先端​は、​1 gf/​tip​未満​の​圧力​で​適切​な​電気​接点​が​確立​さ​れ​ます。​先端​の​ヒール​は、​通常、​プローブマーク​が​6 μm x 1 μm​に​とどまる​よう​に​(図​7​参照)​ウェハ​と​の​物理​接点​を​形成​し​ます​(図​4c​参照)。

 

 

 

Cascade Microtech​の​プローブカード​で​マイクロ​バンプ​の​プロービング​が​可能​と​なる​か​を​実証​する​ため、​独自​の​全​自動​テスト​システム​を​構築​しま​した​(図​5​参照)。​この​システム​は​(1)​Cascade Microtech​の​CM300​プ​ローブ​ステーション​2​台、​(2​ハード​ドッキング​構成​と​した​NI​の​半導体​テスト​システム​(STS)、​(3)​Reid-​Ashman(米国​ユタ​州)​の​テスト​ヘッド​マニピュレータ、​(4)​LabVIEW​を​ベース​に​Imec​で​開発​さ​れ​た​テスト​プログラム​と​データ​解析​ソフトウェア​で​構成​さ​れ​てい​ます。

 

この​NI STS​は​T2​モデル​で、​PXI​計測​モジュール​を​搭載​した​2​台​の​PXI​シャー​シ​を​格納​し​てい​ます。​片方​の​PXI​シャー​シ​は、​パ​ラメ​トリック​テスト​と​ファンクション​テスト​用​の​計測​器​を​保持​し​てい​ます。​そして、​もう​片方​の​PXI​シャー​シ​は、​マイクロ​バンプ​の​プロービング​専用​で、。​それぞれ​136​行​を​備える​PXIe-2535​スイッチ​マト​リ​クス​モジュール​を​9​台​連結​した​大規模​スイッチ​マト​リ​クス​(SMX1​~​9)​と、​そこ​に​繋がる​PXI-4072​デジタル​マルチ​メータ​(DMM)​が​含​まれ​ます。​これ​により、​ソフトウェア​制御​さ​れる​DMM​の​4​チャンネル​それぞれ​を、​9 x 136(= 1,224)​の​どの​行​に​でも​接続​でき​ます。​図​6​は、​プローブ​先端​の​任意​の​ペア​間​(デイジーチェーン​の​場合)​および​1​つ​の​プローブ​先端​と​他の​全て​の​連結​さ​れ​た​プローブ​先端​間​(全て​の​プローブ​先端​が​プロービング​さ​れる​ウェハ​により​短絡​する​ときの​1​つ​の​プローブ​先端​の​特性​評価​を​行う​場合)​で​の、​2​点​および​4​点​(ケルビン)​抵抗​計測​が​システム​で​サポート​さ​れる​こと​を​示し​てい​ます。

 

 

結果​と​まとめ

300 mm​テストウェハ​(Imec​内部​で​設計、​製造​し、​様々​な​合金、​ピッチ、​直径、​サイズ​を​持つ​マイクロ​バンプ​を​含​んで​いる)​において、​Imec​は​以下​の​項目​を​実証​でき​ま​した。
​• 全て​の​WIO1​プローブ​先端​は、​対応​する​マイクロ​バンプ​に​ランディング​(着地)​できる​(図​7​参照)。
​• プローブ​先端​と​マイクロ​バンプ​間​の​実際​の​接点​抵抗​Rc​は​約​0.1Ω。​ただし、​多く​の​場合​プローブコア​上の​薄膜​メンブレン​を通じ​た​トレース​の​抵抗​が​計測​に​含​まれ、​Rc​は​約​5Ω​と​なる​(図​8​参照)。
​• Cu​上の​プローブマーク​は​小​さく​Sn​上の​プローブマーク​は​大きい​が、​再​フロー​により​除去​できる。​4​つ​の​ケース、​すなわち​マイクロ​バンプ​の​ボトム・​トップ​を​プロービング​する・​しない​場合​全て​で、​積層​後​の​歩留まり​の​違い​が​ない​こと​を​実験​的​に​示し​た​[5]。
​• Pyramid®​プローブカード​は​高価​で​ある​ものの、​1​サイト​の​テスト​の​場合、​専用​プローブパッド​による​プ​リボン​ド​テスト​を​経済​性​で​上回​っ​た​こと​を​コスト​の​モデリング​を通じて​示し​た​[5]。

 

これらの​実績​を​踏​ま​えて、​今まで​の​常識​に​反​し、​マイクロ​バンプ​の​プロービング​は​技術​的​に​も​経済​的​に​も​実用​性​が​高い​と​結論づける​こと​が​でき​ま​した。

 

 

 

NI​製品​を​採用​する​こと​で、​以下​の​よう​な​メリット​を​得る​こと​が​でき​ま​した。
​• NI STS​の​ハード​ドッキング​テスト​ヘッド​により、​1,200​を超える計測チャンネルとプローブ間の接続が可能となった。​これ​は、​マニュアル​の​ケーブル​インタフェース​では​不可能​で​ある。
​• PXIe-2535​スイッチ​マト​リ​クス​モジュール​を​複数​連結​させる​こと​で、​半永久​的​な​寿命​を​持つ​FET​スイッチ​を​使用​した​大規模​な​スイッチ​マト​リ​クス​を​実現​でき​た。​無制限​の​同時​クロス​ポイント​接続​により、​プローブチェックを実行する機能も得られた。
​• 短い​時間​で​テスト​を​実行​可能。​2​点​抵抗​計測​を​毎秒​約​100​回​実施​可能。
​• 購入​し​やすい​価格。
​• LabVIEW​を​使用​する​こと​で、​システム​を​容易​に​プログラム​できる。
​• 独自​に​開発​した​テスト​システム​にもかかわらず、​ベルギー​国内​の​NI​支社​から​技術​サポート​を​受け​られる。​加​えて、​必要​に​応​じ​て、​テキサス​州​オースチン​の​NI​の​研究​開発​専門​スタッフ​から​も​情報​を​得る​こと​が​できる。

 

 

 

現在、​この​テスト​システム​を​使用​し​て、​Imec​で​開発​した​テスト​チップ​の​品質​を​定期​的​に​チェック​し​てい​ます。​さらに、​私​たち​の​顧客​や​パートナー​から​は、​この​システム​を​実際​の​3D-​SIC​製品​の​マイクロ​バンプ​の​プロービング​に​使用​する​ことに​大きな​関心​が​寄せ​ら​れ​て​おり、​現在​これまでに​得​た​知見​など​の​情報​を​共有​し​てい​ます。​現時点​で、​40 μm​ピッチ​の​マイクロ​バンプ​配列​の​プロービング​を​昇​温​状態​で​行う​こと​の​検証、​ならびに、​20 μm​ピッチ​の​マイクロ​バンプ​配列​の​プロービング​に​も​取り​組​んで​い​ます。

 

謝意

この​作業​の​一部​は、​SEA4KET(Semiconductor Equipment Assessment for Key-​Enabling Technologies)​プロジェクト​(http://​www.sea4ket.eu)、​サブ​プロジェクト​3DIMS(3D Integrated Measurement System)​の​中​で​実施​さ​れ​ま​した。​同​プロジェクト​は​欧州​連合​の​第​7​次​研究​技術​開発​プログラム​から​資金​提供​を​受け​て​おり、​実証​作業​は​助成​契約​No. IST-611332​の​下​で​行​われ​てい​ます。

 

参考​資料

[1] Jung-​Sik Kim​他、‘A 1.2V 12.8GB/​s 2Gb Mobile Wide-​I/​O DRAM with 4×128 I/​Os Using TSV-​Based Stacking’、​IEEE International Solid State Circuits Conference(ISSCC’11)、​496​~​498​ページ、​2011​年​2​月、doi:​10.1109/​ISSCC.​2011.5746413
​[2] Christian Freund.‘Wide-​IO DRAM - ST-​Ericsson’s First Mobile Processor Using TSV 3D-​IC Technology’(CDNLive)​(2011​年​5​月、​EMEA、​ドイツ、​ミュンヘン)
​[3] Jung-​Sik Kim​他、‘A 1.2 V 12.8 GB/​s 2 Gb Mobile Wide-​I/​O DRAM With 4×128 I/​Os Using TSV Based Stacking’、​IEEE Journal of Solid-​State Circuits、​47(1):​107-116、​2012​年​1​月、doi:​10.1109/​JSSC.​2011.2164731
​[4] JEDEC Standard、‘Wide-​I/​O Single Data Rate’、​JESD229、​2011​年​12月
​[5] Erik Jan Marinissen、​Bart De Wachter、​Ken Smith、​Jörg Kiesewetter、​Mottaqiallah Taouil、​Said Hamdioui、‘Direct Probing on Large-​Array Fine-​Pitch Micro-​Bumps of a Wide-​I/​O Logic-​Memory Interface‘、​IEEE International Test Conference (ITC'14)、​2014​年​10​月、​米国​ワシントン​州​シアトル、doi:​10.1109/​TEST.​2014.7035314
​[6] Mireille Matterne、​Bart De Wachter、​Ferenc Fodor、​Erik Jan Marinissen、​Jörg Kiesewetter、​Mario Berg、​Torsten Kern、​Ken Smith、​Eric Hill、‘A Full-​Automatic Test System for Direct Probing of JEDEC Wide-​I/​O Micro-​Bumps’、​IEEE European Test Symposium (ETS’16)、​2016​年​5​月、​オランダ、​アムステルダム

 

 

著者​情報:

Ferenc Fodor
imec vzw
​Kapeldreef 75
​Leuven
​Belgium
​Tel: +32 16 28-7625
ferenc.fodor@imec.be

図​1. ​ ​3D-​SIC​の​断面 構成​図​(左)、​2​つ​の​積層​ダイ​の​断面​写真​(右) ​
図​2. ​ ​典型​的​な​最先端​マイクロ​バンプ Cu​の​ボトム​側​マイクロ​バンプ​(左)、​Cu/​Ni/​Sn​の​トップ​側​マイクロ​バンプ​(中央)、​構造​断面​(右) ​
図​3. ​ ​JEDEC​の​WIO1​マイクロ​バンプ​配列​[4] ​
図​4. ​ ​Pyramid RBI​プローブカード​と​プローブコア プローブカード​(左)、​プローブコア​(中央)、​プローブ​先端​(右) ​
図​5. ​ ​マイクロ​バンプ​の​プロービング​を​評価​する​ため​の​全​自動​テスト​システム ​
図​6. ​ ​STS​に格納された、​多​配列​マイクロ​バンプ​の​プロービング​用​PXI​シャー​シ PXI​シャー​シ​(左)、​2​点/​4​点​抵抗​計測​を​サポート​する​PXI​シャー​シ​(右) ​
図​7. ​ ​WIO1​マイクロ​バンプ​配列​の​四隅​に​付​い​た​小さな​プローブマーク ​
図​8. ​ ​WIO1​マイクロ​バンプ​で​の​300 mm​ウェハ​の​テスト​結果 不具合​数​の​ウェハマップ​(左)、​個々​の​WIO1​タッチ​ダウン​の​Rc​結果​を​含む​プローブマップ​(右) ​