제곱 함수

x —

x는 스칼라 숫자, 숫자의 배열 또는 클러스터, 숫자 클러스터의 배열 등이 될 수 있습니다.

x^2 —

x^2는 x와 동일한 숫자형을 가집니다.

노트 이 함수를 수동으로 설정하여 원하는 타입의 데이터를 출력할 수 있습니다. 출력 데이터 타입을 지정하려면, 이 함수에서 마우스 오른쪽 버튼을 클릭한 후 프로퍼티를 선택하여 객체 프로퍼티 대화 상자를 디스플레이합니다. 출력 설정 페이지에서, 형 아이콘을 클릭하고 원하는 데이터 타입을 선택합니다. 파란색 강제 변환점이 함수의 출력 터미널에 나타나며, 이는 출력 데이터 타입의 설정이 완료되었다는 표시입니다.

대부분의 FPGA 타겟에는 제한된 수의 임베디드 배율기가 포함되어 있습니다. FPGA Module 컴파일러는 임베디드 곱셈기를 사용하여 모든 임베디드 곱셈기를 점유할 때까지 곱하기 작업을 수행합니다. FPGA 타겟의 임베디드 곱셈기가 부족하면, 컴파일러는 대신 일반 로직 게이트를 사용하게 되고, FPGA 리소스 사용에 대해서는 [제곱] 함수가 비싸게 됩니다.

단정도 부동소수 데이터 타입과 함께 이 함수를 사용하는 경우, 리소스 사용, 지연 및 단일 사이클 Timed 루프 지원의 영향에 대해서는 단정도 부동소수 데이터 타입 사용하기 및 FPGA 설계에서 사용할 데이터 타입 선택하기 토픽을 참조하십시오.

단일 사이클 Timed 루프 내부--단일 사이클 Timed 루프 내부에서 이 함수를 사용할 때 조합 로직 지연은 x의 비트 수에 비례합니다.

단일 사이클 Timed 루프 외부--단일 사이클 Timed 루프 외부에서 이 함수를 사용하는 경우, 1개의 클럭 사이클을 사용하고 하나의 레지스터를 사용합니다.

고정 소수점 데이터 타입과 함께 이 함수를 사용하는 경우, 오버플로우 및 반올림 모드가 타이밍에 영향을 미칠 수 있습니다.